15 KiB
15 KiB
引脚定义
| RTL8305NBI-CG 引脚号 | 引脚名称 | 类型 | 引脚说明 |
|---|---|---|---|
| 1 | AVDDL | P | 模拟电源 1.0V，芯片内部产生 |
| 2 | RXIP1 | I/O | 差分接收数据输入，Port1 支持 10Base-T、100Base-TX；MDI/MDIX 自动切换模式下可作为差分输出 |
| 3 | RXIN1 | I/O | 差分接收数据输入，Port1 支持 10Base-T、100Base-TX；MDI/MDIX 自动切换模式下可作为差分输出 |
| 4 | TXON1 | I/O | 差分发送数据输出，Port1 支持 10Base-T、100Base-TX；MDI/MDIX 自动切换模式下可作为差分输入 |
| 5 | TXOP1 | I/O | 差分发送数据输出，Port1 支持 10Base-T、100Base-TX；MDI/MDIX 自动切换模式下可作为差分输入 |
| 6 | AVDDH | P | 模拟电源 3.3V |
| 7 | DVDDL | P | 数字电源 1.0V，用于核心电压 |
| 8 | AVDDH | P | 模拟电源 3.3V |
| 9 | TXOP2 | I/O | 差分发送数据输出，Port2 支持 10Base-T、100Base-TX；MDI/MDIX 自动切换模式下可作为差分输入 |
| 10 | TXON2 | I/O | 差分发送数据输出，Port2 支持 10Base-T、100Base-TX；MDI/MDIX 自动切换模式下可作为差分输入 |
| 11 | RXIN2 | I/O | 差分接收数据输入，Port2 支持 10Base-T、100Base-TX；MDI/MDIX 自动切换模式下可作为差分输出 |
| 12 | RXIP2 | I/O | 差分接收数据输入，Port2 支持 10Base-T、100Base-TX；MDI/MDIX 自动切换模式下可作为差分输出 |
| 13 | AVDDL | P | 模拟电源 1.0V |
| 14 | RXIP3 | I/O | 差分接收数据输入，Port3 支持 10Base-T、100Base-TX；MDI/MDIX 自动切换模式下可作为差分输出 |
| 15 | RXIN3 | I/O | 差分接收数据输入，Port3 支持 10Base-T、100Base-TX；MDI/MDIX 自动切换模式下可作为差分输出 |
| 16 | TXON3 | I/O | 差分发送数据输出，Port3 支持 10Base-T、100Base-TX；MDI/MDIX 自动切换模式下可作为差分输入 |
| 17 | TXOP3 | I/O | 差分发送数据输出，Port3 支持 10Base-T、100Base-TX；MDI/MDIX 自动切换模式下可作为差分输入 |
| 18 | AVDDH | P | 模拟电源 3.3V |
| 19 | TXOP4 | I/O | 差分发送数据输出，Port4 支持 10Base-T、100Base-TX；MDI/MDIX 自动切换模式下可作为差分输入 |
| 20 | TXON4 | I/O | 差分发送数据输出，Port4 支持 10Base-T、100Base-TX；MDI/MDIX 自动切换模式下可作为差分输入 |
| 21 | RXIN4 | I/O | 差分接收数据输入，Port4 支持 10Base-T、100Base-TX；MDI/MDIX 自动切换模式下可作为差分输出 |
| 22 | RXIP4 | I/O | 差分接收数据输入，Port4 支持 10Base-T、100Base-TX；MDI/MDIX 自动切换模式下可作为差分输出 |
| 23 | AVDDL | P | 模拟电源 1.0V |
| 24 | DVDDL | P | 数字电源 1.0V，用于核心电压 |
| 25 | SCL/MDC | I/O, PU | 双功能引脚：上电时为 I2C 接口时钟，用于 EEPROM 自动加载；上电后为 SMI（MII 管理接口）时钟，用于访问寄存器；驱动能力 4mA；内置上拉电阻（典型值 75KΩ） |
| 26 | SDA/MDIO | I/O, PU | 双功能引脚：上电时为 I2C 接口数据输入输出，用于 EEPROM 自动加载；上电后为 SMI（MII 管理接口）数据输入输出，用于访问寄存器；驱动能力 4mA；内置上拉电阻（典型值 75KΩ） |
| 27 | RESETB | I, PU | 系统引脚复位输入，低电平有效；内置上拉电阻（典型值 75KΩ） |
| 28 | LDIND/DIS_LD | I/O, PU | 双功能引脚：复位时为环路检测功能禁用输入（0 = 启用，1 = 禁用，默认禁用）；复位后为环路指示输出，用于驱动 LED 和蜂鸣器；驱动能力 10mA；内置上拉电阻（典型值 75KΩ） |
| 29 | P0LED/DIS_EEE | I/O, PD | 双功能引脚：复位时为 EEE（节能以太网）功能禁用输入（0 = 启用，1 = 禁用，默认启用）；复位后为 Port0 状态指示 LED 输出；驱动能力 10mA；内置下拉电阻（典型值 75KΩ） |
| 30 | P1LED | I/O, PD | Port1 状态指示 LED 输出；驱动能力 10mA；内置下拉电阻（典型值 75KΩ） |
| 31 | DVDDH | P | 数字电源 3.3V，用于 IO 引脚 |
| 32 | P2LED/DIS_RST_BLNK | I/O, PD | 双功能引脚：复位时为 LED 上电闪烁禁用输入（0 = 启用，1 = 禁用，默认启用）；复位后为 Port2 状态指示 LED 输出；驱动能力 10mA；内置下拉电阻（典型值 75KΩ） |
| 33 | P3LED | I/O, PD | Port3 状态指示 LED 输出；驱动能力 10mA；内置下拉电阻（典型值 75KΩ） |
| 34 | P4LED | I/O, PD | Port4 状态指示 LED 输出；驱动能力 10mA；内置下拉电阻（典型值 75KΩ） |
| 35 | DVDDL | P | 数字电源 1.0V，用于核心电压 |
| 36 | V10OUT | O | 内部 LDO 稳压器 1.0V 输出，由 3.3V 输入转换而来，仅供芯片内部使用 |
| 37 | V33IN | P | 内部 LDO 稳压器 3.3V 输入 |
| 38 | AVDDHPLL | P | PLL 模块的 3.3V 电源 |
| 39 | XO | O | 25MHz 晶体振荡器输出；使用外部振荡器时该引脚悬空 |
| 40 | XI | I | 25MHz 晶体振荡器输入；可接外部 25MHz 时钟输入；时钟容差 ±50ppm |
| 41 | AVDDLPLL | P | PLL 模块的 1.0V 电源 |
| 42 | IBREF | O | PHY 带隙参考电阻引脚，需外接 2.49KΩ（1% 精度）电阻到地 |
| 43 | AVDDL | P | 模拟电源 1.0V |
| 44 | RXIP0 | I/O | 差分接收数据输入，Port0 支持 10Base-T、100Base-TX；MDI/MDIX 自动切换模式下可作为差分输出 |
| 45 | RXIN0 | I/O | 差分接收数据输入，Port0 支持 10Base-T、100Base-TX；MDI/MDIX 自动切换模式下可作为差分输出 |
| 46 | TXON0 | I/O | 差分发送数据输出，Port0 支持 10Base-T、100Base-TX；MDI/MDIX 自动切换模式下可作为差分输入 |
| 47 | TXOP0 | I/O | 差分发送数据输出，Port0 支持 10Base-T、100Base-TX；MDI/MDIX 自动切换模式下可作为差分输入 |
| 48 | AVDDH | P | 模拟电源 3.3V |
| E-PAD | GND | P | 整个芯片的公共接地端 |
- AVDDL 是36引脚芯片内部产生的LDO产生的1.0V输出，连接所有AVDDL 和 DVDLL 引脚，一共七个
- AVDDH 需要外部提供3.3V电源，需要连接所有AVDDH和DVDDH一共有6个
引脚连接注意事项
LED 引脚
统一表示对应网口的状态：
- 常亮：网口 Link 已建立（10/100M 已连接）
- 闪烁：有数据收发（Activity）
- 熄灭：无连接 / 端口 Down
- 同步快速闪烁：芯片检测到网络环路（Loop）
LED 是高有效还是低有效，由复位时该引脚的电平决定
- 复位时引脚悬空（默认下拉）→ LED 高电平有效
- 复位时引脚被上拉 → LED 低电平有效
DIS_EEE
禁用 EEE（Energy-Efficient Ethernet） 节能以太网功能。
| 引脚 29 复位电平 | DIS_EEE 状态 | 芯片行为 | 适用场景 |
|---|---|---|---|
| 0（悬空 / 接地） | 不禁用（启用 EEE） | 空闲自动低功耗，更省电 | 家用交换机、IP 摄像头、无特殊时延要求 |
| 1（上拉 3.3V） | 禁用 EEE | 始终全速工作，不休眠 | 工业控制、实时传输、对延迟敏感设备 |
DIS_RST_BLNK = Disable Reset Blinking
是否禁用芯片复位完成后的 LED 上电自检闪烁
| 复位时引脚 32 电平 | DIS_RST_BLNK 状态 | 芯片行为 |
|---|---|---|
| 0（接地 / 悬空，默认） | 0 = 不禁用 | 复位释放后，所有端口 LED（P0~P4）统一闪烁一轮，完成上电自检 |
| 1（上拉到 3.3V） | 1 = 禁用 | 复位释放后，LED 不做上电闪烁，直接进入正常 Link/Act 指示 |
DIS_LD（Loop Detection 使能）
硬件复位期间，此脚作为配置脚，决定是否开启环路检测：
- 0（拉低）：使能环路检测（Loop Detection Enable）
- 1（悬空 / 拉高，默认）：禁用环路检测（Loop Detection Disable） 复位后：状态输出 LDIND（Loop Indicator） 复位完成后，自动切换为输出脚，用于：
- 驱动环路告警 LED
- 驱动蜂鸣器（有源 / 无源均可） 当芯片检测到网口环路时：
- LDIND 输出周期性方波，LED 闪烁、蜂鸣器鸣叫
- 闪烁 / 鸣叫频率可通过寄存器配置为 400ms 或 800ms 周期
上电时序
RTL8305NBI 正常工作需要两种电源电压类型：3.3V 和 1.0V。其中，1.0V 是通过 RTL8305NBI 内部的 LDO（低压差线性稳压器）从 3.3V 转换而来的。
- Ta 是指 3.3V 电源电压高于 2.6V (±5%) 的时刻。在 Ta 之后，3.3V 电源电压永远不会低于 2.6V (±5%)。
- Tb 是指 1.0V 电源电压高于 0.71V (±10%) 的时刻。在 Tb 之后，1.0V 电源电压永远不会低于 0.71V (±10%)。
- Tc 是指 3.3V 和 1.0V 电源均稳定（即电压始终处于合规操作范围内）的时刻。
- Td 是引脚复位信号被解除断言（变为无效/撤销）的时刻。
- Te 是 RTL8305NBI 设备准备好被外部 CPU 访问的时刻。 要求如下：
- Ta 的时长应在 500微秒 (μsμs) 到 20毫秒 (msms) 之间。
- 对于 RTL8305NBI 芯片的 LDO（低压差线性稳压器），Ta 的发生顺序始终早于 Tb。原则上，Td 与 Ta/Tb/Tc 之间的时序先后关系也不是必须的。推荐 Td 的时间大于 5ms。
- 从 Te 时刻到 Ta/Tb/Td 中较晚发生的那个时刻的时间间隔，等于 EEPROM 加载时间加上 30毫秒。EEPROM 的加载时间会根据串行 EEPROM 中的自动加载数据字节数量而变化。
- 复位 (Reset) 根据复位类型的不同，RTL8305NBI 的全部或部分内容会被初始化。有几种方法可以复位 RTL8305NBI：
- 通过引脚 RESET# 或上电对整片芯片进行硬件复位
- 通过寄存器 SoftReset 对数据包缓冲区、队列和 MIB 计数器进行软复位
- 通过寄存器复位对每个 PHY 进行 PHY 软件复位 硬件复位 (Hardware Reset)： 上电，或者将 RESET# 引脚拉低至少 1µs（微秒）。RTL8305NBI 会复位整个芯片。在所有电源准备就绪且 RESET# 引脚解除断言（de-asserted，即变为高电平/无效状态）后，它将从引脚和串行 EEPROM 获取初始值。 软复位 (Soft Reset)： RTL8305NBI 不会复位 LUT（查找表）、LED 电路和所有寄存器，也不会从串行 EEPROM 和引脚向寄存器加载数据。数据包缓冲区、队列和 MIB 计数器将被复位。通过 SMI（串行管理接口）更改队列号后，外部设备必须执行软复位以更新配置。 PHY 软件复位 (PHY Software Reset)： 将某个 PHY 的 Reg0 的第 15 位写为 1。随后 RTL8305NBI 将复位该 PHY。