LLMWiki/raw/DTU/AD采样芯片_TPAFE5160.md

简介

TPAFE5160是一款16位、8通道同时采样、逐次逼近型（SAR）ADC。每个通道都具备完整的模拟前端，且每个通道的ADC工作速率为350 kSPS。该模拟前端包括输入钳位、具有高输入阻抗（1 MΩ）的可编程增益放大器（PGA）、低通滤波器以及ADC输入驱动器。使用采样芯片而不用MCU自带ADC的最大特点是：

1. 8 通道独立采样
2. 16-Bit ADC （量化误差 0.0015%）
3. 工作速率为 350 kSPS 远远大于 6400 SPS 淘宝价格：29

TPAFE5160 是思瑞浦推出的Pin-to-Pin 完全兼容 AD7606B的国产 16 位 8 通道同步采样 ADC，在采样率、输入保护、数字电源范围上优于原始 AD7606，价格仅为 ADI 的 1/3~1/2，且已进入国网认证白名单，是电力、工控领域首选国产化替代方案。

引脚

引脚号	引脚名称	I/O 类型	功能描述
1	AVDD	P	模拟电源引脚
2	AGND	P	模拟地引脚
3	OS0	DI	过采样控制引脚
4	OS1	DI	过采样控制引脚
5	OS2	DI	过采样控制引脚
6	PAR/SER/BYTE SEL	DI	控制引脚，选择串行、并行或并行字节接口模式
7	STBY	DI	低电平有效，选择待机 / 关断模式；STBY 为高时，配合 RANGE 引脚选择输入电压范围
8	RANGE	DI	多功能引脚：STBY 为低时配合选择待机 / 关断；STBY 为高时选 ±10V (高)/±5V (低) 范围
9	CONVSTA	DI	高电平有效，启动通道 1-4 的同步采样与转换
10	CONVSTB	DI	高电平有效，启动通道 5-8 的同步采样与转换
11	RESET	DI	高电平有效，复位数字逻辑；并行模式下为低有效就绪输入；串行模式下为时钟输入
12	RD/SCLK	DI	多功能引脚：并行模式下为低有效读信号；串行模式下为串行时钟输入
13	CS	DI	低电平有效，芯片选择信号
14	BUSY	DO	高电平有效，指示转换正在进行
15	FRSTDATA	DO	高电平有效，指示当前输出为通道 1 的转换数据
16	DB0	DO	并行接口数据输出位 0（最低有效位 LSB）
17	DB1	DO	并行接口数据输出位 1
18	DB2	DO	并行接口数据输出位 2
19	DB3	DO	并行接口数据输出位 3
20	DB4	DO	并行接口数据输出位 4
21	DB5	DO	并行接口数据输出位 5
22	DB6	DO	并行接口数据输出位 6
23	DVDD	P	数字电源引脚，需与引脚 26 的 AGND 去耦
24	DOUTA/DB7	DO	多功能引脚：并行模式下为数据输出位 7；串行模式下为串行数据输出 A
25	DOUTB/DB8	DO	多功能引脚：并行模式下为数据输出位 8；串行模式下为串行数据输出 B
26	AGND	P	模拟地引脚
27	DB9	DO	并行接口数据输出位 9
28	DB10	DO	并行接口数据输出位 10
29	DB11	DO	并行接口数据输出位 11
30	DB12	DO	并行接口数据输出位 12
31	DB13	DO	并行接口数据输出位 13
32	HBEN/DB14	DO/DI	多功能引脚：并行模式下为数据输出位 14；并行字节模式下为高低字节选择输入
33	BYTE SEL/DB15	DO/DI	多功能引脚：并行模式下为数据输出位 15（最高有效位 MSB）；并行字节模式下为模式使能输入
34	REFSEL	DI	高电平有效，启用内部基准电压源
35	AGND	P	模拟地引脚
36	REGCAP1	AO	内部稳压器输出 1，接 1μF 电容去耦至 AGND，典型值 4V
37	AVDD	P	模拟电源引脚
38	AVDD	P	模拟电源引脚
39	REGCAP2	AO	内部稳压器输出 2，接 1μF 电容去耦至 AGND，典型值 4V
40	AGND	P	模拟地引脚
41	AGND	P	模拟地引脚
42	REFIN/REFOUT	AIO	多功能引脚：REFSEL=1 时输出内部 2.5V 基准；REFSEL=0 时输入外部基准，接 10μF 电容去耦
43	REFGND	P	基准地引脚，需短接至模拟地平面，与引脚 42 接 10μF 电容去耦
44	REFCAPA	AO	基准放大器输出 A，需与 REFCAPB 短接，接 10μF 低 ESR 陶瓷电容去耦至 AGND，典型值 4V
45	REFCAPB	AO	基准放大器输出 B，需与 REFCAPA 短接，接 10μF 低 ESR 陶瓷电容去耦至 AGND，典型值 4V
46	REFGND	P	基准地引脚，需短接至模拟地平面，与引脚 42 接 10μF 电容去耦
47	AGND	P	模拟地引脚
48	AVDD	P	模拟电源引脚
49	AIN_1P	AIO	模拟输入通道 1 正端
50	AIN_1GND	AIO	模拟输入通道 1 负端
51	AIN_2P	AIO	模拟输入通道 2 正端
52	AIN_2GND	AIO	模拟输入通道 2 负端
53	AIN_3P	AIO	模拟输入通道 3 正端
54	AIN_3GND	AIO	模拟输入通道 3 负端
55	AIN_4P	AIO	模拟输入通道 4 正端
56	AIN_4GND	AIO	模拟输入通道 4 负端
57	AIN_5P	AIO	模拟输入通道 5 正端
58	AIN_5GND	AIO	模拟输入通道 5 负端
59	AIN_6P	AIO	模拟输入通道 6 正端
60	AIN_6GND	AIO	模拟输入通道 6 负端
61	AIN_7P	AIO	模拟输入通道 7 正端
62	AIN_7GND	AIO	模拟输入通道 7 负端
63	AIN_8P	AIO	模拟输入通道 8 正端
64	AIN_8GND	AIO	模拟输入通道 8 负端
I/O 类型说明：P = 电源 / 地；DI = 数字输入；DO = 数字输出；AIO = 模拟输入 / 输出；AO = 模拟输出
模拟电源：5V
数字电源：3.3V

接口模式引脚对比

引脚类型	配置时机	动态切换能力
过采样控制 OS [2:0]	BUSY 下降沿锁存	支持
接口模式 PAR/SER/BYTE SEL	上电 / 复位时锁存	不支持
输入范围 RANGE	上电 / 复位时锁存	不支持
基准选择 REFSEL	上电 / 复位时锁存	不支持

极限参数

数字滤波器配置

TPAFE5160 提供可选的数字平均滤波器，适用于需要更低噪声和更高动态范围的吞吐量较低的应用场景。数字滤波器的过采样率由 OS[2:0] 引脚的配置决定。

在过采样模式下，通过对采样值进行平均来降低信号链的噪声并提高 ADC（模数转换器）的信噪比（SNR）。最终输出也会经过抽取处理，以提供每个通道的数据。

OS [2:0] (引脚配置)	OS RATIO (过采样比率)	MAX THROUGHPUT PER CHANNEL (kSPS) (每通道最大吞吐量)
000	NO OS (无过采样)	350
001	2	175
010	4	87.5
011	8	43.75
100	16	21.875
101	32	10.94
110	64	5.47
111	NA (不适用)	350

通讯接口模式选择

需在上电 / 复位前固定电平配置，无动态切换能力

接口模式	PAR/SER/BYTE SEL（引脚 6）	DB15/BYTE SEL（引脚 33）	核心特点	适用场景
16 位并行接口	低电平（0）	x	速度最快，16 位数据一次性输出	高速采集、32 位 MCU、无引脚限制
串行接口	高电平（1）	低电平（0）	引脚最少，SPI 兼容	布线紧张、低速采集、多片级联
并行字节接口	高电平（1）	高电平（1）	8 位数据分两次输出	8 位 MCU、兼容旧硬件平台