docs(架构设计): 系统架构与硬件规格拆为软件与硬件两档,软硬件分治

用户裁定(2026-10-30):合档拆成两部分,软件与硬件不混排。

- 软件侧(新 §1~§6)= 分层 / 任务模型 / 就绪位表 / 启动时序 / 线程通信 /
  工具链与工程约束 → docs/架构设计/软件架构与运行时规格.md
- 硬件侧(新 §1~§5)= 主控内存 / V0.1 引脚表 / 存储器件 / 版本兼容 /
  能力边界 H1~H5 与量纲口径 → docs/架构设计/硬件规格与能力边界.md
- 旧 2.1 的 RTOS / 工具链 / CubeMX 三行迁入软件档 §6.1;旧 2.5 五条工程
  约束归软件档 §6.2,SDIO 一条归硬件档 §5 H5(同事实不再两处并存)。
- 存储器件小节的 BBT / 单写者 / FatFs 三条细则不与权威档重复,改为指向
  存储架构说明与软件档 §2。
- 引用重挂:AGENTS 引脚行→硬件档 §2;docs/README 3 处;需求档 7 处
  (「架构硬件档」别名一分为二「软件架构档 / 硬件规格档」);复刻明细
  2 处;section_aliases.json 两键改四键。
- 两档尾部各留裸号换算注(旧档号不带 §,避免与本文编号体系混淆、且
  doc-links 自引用 strict 必拦);旧档名全仓零引用。

门禁:树内 check_doc_links --all --sections-strict 剩 35 处全部为
simulator/SDL2 联接「名称含空格」假红(主树同命令 rc=0 干净),本笔
文件新发 0;mermaid 预检新发 0;七文件 BOM/CR/U+FFFD 全零。
This commit is contained in:
2026-10-30 13:08:44 +08:00
parent dc964090ea
commit 00fe66a029
7 changed files with 139 additions and 96 deletions
+4 -3
View File
@@ -13,7 +13,7 @@ docs/
├── README.md 本索引(阅读顺序 + 全量清单)
├── 任务规划/ 统一待办(README 单一入口 + 6 个职责文件)
├── 产品需求/ 产品需求设计文档(需求基线)+ 参考产品复刻明细(逐项差额)
├── 架构设计/ 全局架构与设计方法论(含 系统架构与硬件规格:位表/引脚权威)
├── 架构设计/ 全局架构与设计方法论(含 软件架构与运行时规格 / 硬件规格与能力边界:位表与引脚权威)
├── 子系统设计/ 各功能子系统的设计说明
├── 算法/ 傅氏算法与继电保护算法专题
├── 网络/ BSD Socket API 使用与内部实现
@@ -41,7 +41,7 @@ docs/
| 顺序 | 文档 | 读它能得到什么 |
|:---:|---|---|
| 1 | [`产品需求设计文档.md`](产品需求/产品需求设计文档.md) | 产品定位·用户·场景、优先级总览、功能/非功能需求、接口规范、UI 规格、路线图与验收判据(架构与硬件规格见 [`系统架构与硬件规格.md`](架构设计/系统架构与硬件规格.md),复刻逐项差额见 [`参考产品复刻明细.md`](产品需求/参考产品复刻明细.md)) |
| 1 | [`产品需求设计文档.md`](产品需求/产品需求设计文档.md) | 产品定位·用户·场景、优先级总览、功能/非功能需求、接口规范、UI 规格、路线图与验收判据(运行时架构见 [`软件架构与运行时规格.md`](架构设计/软件架构与运行时规格.md)、硬件规格见 [`硬件规格与能力边界.md`](架构设计/硬件规格与能力边界.md),复刻逐项差额见 [`参考产品复刻明细.md`](产品需求/参考产品复刻明细.md)) |
| 2 | [`项目架构总览.md`](架构设计/项目架构总览.md) | 六层分层、启动时序、存储/网络/UI 三栈、目录组织 |
| 3 | [`项目启动顺序管理.md`](架构设计/项目启动顺序管理.md) | Event Flags 就绪屏障(取代魔法延时)的任务启动模型 |
| 4 | [`项目部署环境要求.md`](环境与部署/项目部署环境要求.md) | 开发机/目标板/现场部署的完整环境核对清单 |
@@ -72,7 +72,8 @@ docs/
| 文档 | 内容 |
|---|---|
| [`项目架构总览.md`](架构设计/项目架构总览.md) | 系统全景:六层分层、启动时序、存储·网络·UI 栈、目录组织 |
| [`系统架构与硬件规格.md`](架构设计/系统架构与硬件规格.md) | 就绪位表 / 线程通信机制表 / 启动时序图 / V0.1 引脚表与硬件未确认项(H1~H3)——**位表、机制表、时序图、引脚表以本档为准**(自产品需求档拆出) |
| [`软件架构与运行时规格.md`](架构设计/软件架构与运行时规格.md) | 六层分层表 / 任务模型 / 就绪位表 / 启动时序图 / 线程通信机制表 / 工具链与工程约束——**位表、机制表、时序图以本档为准**(自产品需求档拆出,2026-10-30 再按软/硬拆分) |
| [`硬件规格与能力边界.md`](架构设计/硬件规格与能力边界.md) | 主控与内存 / V0.1 引脚分配表 / 存储器件 / 硬件版本兼容 / 能力边界 H1~H5 与量纲口径——**引脚表与能力边界表以本档为准** |
| [`STM32F4-Base存储架构说明.md`](架构设计/STM32F4-Base存储架构说明.md) | GD5F2GQ5UE SPI NAND 之上的三层存储软件栈(FTL / dhara / FatFs) |
| [`项目启动顺序管理.md`](架构设计/项目启动顺序管理.md) | CMSIS-RTOS v2 Event Flags 就绪屏障(`SYS_EVT_NET_READY` 等) |
| [`图形绘制流程.md`](架构设计/图形绘制流程.md) | 文档配图规范:SVG 生成器 / Mermaid 选型与检查清单 |