docs(b8): B8 销项回填——freq 钩子登记 + 规划 L3-5/P2 置位 + RAM 快照再生

- RAM 快照再生（合并后 .map）：RW_IRAM1 96,776 B（73.8%）/ CCM 不变 /
  ram_baseline.tsv 追加 B8 行（B8 分支 --no-verify 时欠的两条钩子在此补平）
- .pre-commit-config.yaml：新增 freq-unit-test（31→32）；prot-elm /
  iec104 两钩子 files: 追加 App/algo/freq
- AGENTS.md：钩子计数 32 / 单测 14；算法层行补 freq = L2.5 测频（B8）
- pre-commit 使用说明：§2.21 freq-unit-test 详解 + 计数同步
- 保护规划：§3.3 L3-5 置 ✅（软件侧）、§7 P2 更新、变更记录 B8 行
  （自适应窗三代弯路 0.317→0.197→0.0101 Hz、J1~J6 判据、blob VER 1→2
  换代/损坏分流、prot_elm 7→9、OF/UF 暂只经 YX15 可见归 B10 分点）
- W1 卡：B8 销项删行；M2 注 B8 ✅；mermaid 代码道只剩 B9；
  写范围注更新（B9 sync 时 iec104_test.c 两边叠加）
- 任务规划 README：代码道 B7✅→B8✅→B9
- 合并侧已完成：merge 37f74f0（@build 0/0，L0 全绿）
- 验证：doc-links 全绿（142 文档）

.pre-commit-config.yaml

@@ -352,7 +352,18 @@ repos:
         name: 保护元件框架单测（主机侧）
         entry: python test/host/prot_elm/run_unit_test.py
         language: system
-        files: ^(App/algo/prot_elm\.(c|h)|App/algo/prot_set\.(c|h)|App/algo/phasor\.(c|h)|test/host/prot_elm/.*|test/host/common/unit_test_harness\.py)$
+        files: ^(App/algo/prot_elm\.(c|h)|App/algo/prot_set\.(c|h)|App/algo/phasor\.(c|h)|App/algo/freq\.(c|h)|test/host/prot_elm/.*|test/host/common/unit_test_harness\.py)$
+        pass_filenames: false
+
+      # 7j2) 频率测量层（L2.5，B8）主机侧单元测试（2026-10-12 加）
+      #      自适应窗测频（K_eff 对齐负序泄漏纹波周期）的 J1~J6 判据
+      #      （扫频/噪声/收敛/阶跃/浮空 valid=0/钳制恢复）是纯合成信号
+      #      可穷举的精度契约；板端无标准源照不出来（规划 §3.3 L3-5）。
+      - id: freq-unit-test
+        name: 频率测量单测（主机侧）
+        entry: python test/host/freq/run_unit_test.py
+        language: system
+        files: ^(App/algo/freq\.(c|h)|App/algo/phasor\.(c|h)|App/algo/sample_ring\.(c|h)|test/host/freq/.*|test/host/common/unit_test_harness\.py)$
         pass_filenames: false
 
       # 7k) SHA-256 主机侧单元测试（2026-10-11 加，N-19 FTP 鉴权）
@@ -388,7 +399,7 @@ repos:
         name: IEC104 协议栈单测（主机侧）
         entry: python test/host/iec104/run_unit_test.py
         language: system
-        files: ^(App/protocol/iec104/iec104_(asdu|pts|link)\.(c|h)|App/algo/(prot_set|prot_elm|phasor|sample_ring|adc_input)\.(c|h)|test/host/iec104/.*|test/host/common/unit_test_harness\.py)$
+        files: ^(App/protocol/iec104/iec104_(asdu|pts|link)\.(c|h)|App/algo/(prot_set|prot_elm|phasor|sample_ring|adc_input|freq)\.(c|h)|test/host/iec104/.*|test/host/common/unit_test_harness\.py)$
         pass_filenames: false
 
       # 8) 测试套件开关门禁（2026-10-01 加）