docs(screenlink): 屏板链路档去「说明」并瘦身，控制台档收编台架日志口

屏板链路设计说明.md -> 屏板链路设计.md（去档名「说明」，与 ADC 节拍 /
运行与自检记录两篇口径一致）；控制台单写者日志设计说明.md 同改。
两档并存期间旧名引用 0 残留。

- 屏板链路 §3.2 台架日志口（RS232#1 / CN1 端子 / COM3）移入控制台档
  §3.4：日志口的接线属 UART5 控制台通道，不属屏板链路；屏板档只留
  「别去 CN1 找 USART1 端子」这句接线防错提示。
- 屏板链路 §7.1 由「根因账本 + 修复前后对比」改写为现状描述：延迟
  应答机制表 + 耗时分解表 + 两个计数口径 + 已知边界，40 行压到 24 行。
  顺带修正 §8 的错引：原指 `网络自愈架构设计.md` §8（实为「延后项」，
  不含 uiTask 内容）改为 §4.1 `net_reconcile_tick`。
- §9.1 增补长稳行（串口日志 2026-11-13 18:31 -> 2026-11-15 21:43，
  单次上电 51.2 h：rx=658262 ok=658262、crc/len/fmt/err 全 0、
  drop=7 仅启动期、kerr/abor/bad=0、全程 off=0）；§9.2 销项三条
  （仪器项、2 h 长稳、len=7 观察项），新增「按键通路」一条——51.2 h
  日志 keys=0 kq=0 dfok=0 dfold=0，延迟应答在真机上从未执行过。
- 删除 sb_frame_b_build_logo() 及 SB_LOGO_MAGIC_* / SB_SCREEN_W/H
  与对应单测（TC-SBPROTO-022/023 全组、024c/024d），组帧入口只剩
  sb_frame_b_build_image()。sb_proto 单测 59 -> 45 条，45/45 通过。
- cfg_file.c 出厂模板三条中文字面量改 \uXXXX 转义：消除全量重编时的
  4 条 #870-D invalid multibyte character sequence，运行期字节不变，
  源码回到纯 ASCII（符合「字符串字面量必须纯 ASCII」）。

验证：keil-build 0 Error 0 Warning；sb_proto 45/45、sb_link 164/164；
pre-commit 48 钩子全 Passed；check_doc_links --sections-strict 通过。

test/host/console_log/console_log_test.c

@@ -1,7 +1,7 @@
 /*
  * 模块名称：控制台单写者日志（console_log）主机侧单元测试
  * 模块功能：在 PC 上离线验证 App/log/console_log.c 的单写者契约（G1~G5 / K1~K5，见
- *           docs/子系统设计/控制台单写者日志设计说明.md）：环形缓冲入环与分块发送、
+ *           docs/子系统设计/控制台单写者日志设计.md）：环形缓冲入环与分块发送、
  *           行级原子、192B 截断、写者未注册/ISR 上下文的直发（未注册期自 2026-10-26
  *           起是**整行独占**，不再是"无锁"：M 族 TC-CONLOG-170 至 TC-CONLOG-179 钉"别的写者插不进
  *           一行、让路行逐字节等同直发、让位不丢、真溢出才 [ERR]"）、缓冲满有界等待与

test/host/console_log/run_unit_test.py

@@ -23,7 +23,7 @@
     这些在台架上
     要么一年一遇、要么现场已被复位冲掉；把 100/250/300ms 三条时间线做成显式量之后，
     299ms 与 300ms 的差别就是一行断言。详见
-    docs/子系统设计/控制台单写者日志设计说明.md（G1~G5 / K1~K5 / §12 ORE 僵尸通道）。
+    docs/子系统设计/控制台单写者日志设计.md（G1~G5 / K1~K5 / §12 ORE 僵尸通道）。
 
 桩的边界：console_log.h 与 sys_events.h 用真实头（SYS_EVT_CONSOLE_TX 位定义一改即
     编译期报错）；usart.h 是桩但只暴露本模块访问的 huart5 + MX_UART5_Init，
@@ -38,7 +38,7 @@
 
 退出码：0=PASS / 1=测试失败 / 2=环境错误。
 
-设计依据：docs/子系统设计/控制台单写者日志设计说明.md、docs/测试说明/单元测试/主机单测覆盖率口径.md §9「P2 落地」清单第 3 条
+设计依据：docs/子系统设计/控制台单写者日志设计.md、docs/测试说明/单元测试/主机单测覆盖率口径.md §9「P2 落地」清单第 3 条
 创建日期：2026-10-24
 """
 import os