feat(采集标定): 卡1 TPAFE 量程口径定死 + 卡3 cfg_file 补 CFG_VAL_INT
卡 1（文档口径；卡 0/12 实测类按用户指示跳过，只落口径与占位）： - ADC通道映射说明.md 文首摘要行的 ±10 V 更正为 ±5 V 双极性：板上 RANGE 接 GND，±5 V 满量程 = 10 V 跨度，LSB ≈ 152.59 µV/码（@引脚） - §7 TPAFE 量程行重写并括注 ±10 V 是芯片可选档（RANGE=HIGH，跨度 20 V、 LSB 305.18 µV）、本板未用；§1 缺陷实质 2 补「满量程 = 10 V 跨度」 - 新增 §7.1 端到端量纲链路分段口径：②引脚侧 LSB 系数定死（TPAFE 152.59 / STM32 805.66 µV/码，纯转换器事实、与前端网络无关，卡 2 的 ROM 默认按此 冻结）；③1k+1k 网络「2:1 分压 vs 源阻抗匹配」两读法待卡 0 注入斜率判别； ④端子→AINn 变比为仓库缺口待卡 0b；305.18/1611.3 定性为读法 A 的条件值、 判别前禁入代码；§9 变更记录编号不动（继保规划有指向本文件 §9 的跨文档 引用），新增行追加于其后 - 全仓其余 ±10 V 仅剩芯片手册转写与 tpafe5160 RANGE 枚举可选档注释 （芯片能力描述，非本板口径）；数据可信.md §2.1 冲突挂账归 lead 销项 卡 3（代码；cfg_file.c 带 BOM，编辑后核 EF BB BF 完好）： - 新增值类型 CFG_VAL_INT（枚举尾部追加、既有值不变；len 1/2/4 小端补码）： s_decode_int() = strtol + ERANGE + 宽度上下界双校验（两端 long 均 32 位， 超范围文本饱和成 LONG_MAX 仅比界抓不住，ERANGE 必查）；s_encode() 带负号 %ld 输出；cfg_file_register() 拒 INT 非法 len - 单测新增 TC-CONFIG-006/007/008：-1 / INT32_MIN / INT32_MAX / 越界拒绝 （含饱和带 2147483648）/ 编码带负号 / [sys] 段 load-save-load 往返一致 / 注册拒绝 INT len=3 —— cfg_file 套件 200/200 PASS - 回归：net_cfg 45/45、ftp_cfg 16/16 PASS，既有 network/ftp 段行为不变 - 越界改动说明：TC-CONFIG-006~008 定义行登记进属主文档 docs/测试说明/配置文件单元测试说明.md（id-check 增量拦截要求在属主登记处 补定义，该文件不在本卡写范围但为门禁唯一修复路径，仅追加 3 行用例 + 1 行 变更记录，lead 评审时留意） gate：@build 0 错误 0 警告（Code=214104 RO=18860 RW=1204 ZI=131852）； RAM 增量 0 B（RW/ZI 与 ram_baseline 2026-10-24 行完全一致，IRAM1 57.7%、 CCM 87.9% 不变），Flash +324 B；uvprojx 零挂载变化、未入库。 staged 门禁全绿，唯 mem-numbers / mem-budget 因 Flash 增量需台账回填 （--write 目标 docs/内存管理/** 属单写者文件，本道不得触碰）： gate: only mem-budget/mem-numbers pending lead ledger backfill （--all-files 全量自查确认失败面仅此两条；BOM/CR/U+FFFD/字面量 ASCII 已 手工自查）
This commit is contained in:
@@ -117,6 +117,9 @@ test/host/cfg_file/cfg_file_test.c
|
||||
| **TC-CONFIG-003** | IP4：`0.0.0.0` / `255.255.255.255` / 常规；段数不足/超、>255、非数字、尾点、空 | 点分四段 |
|
||||
| **TC-CONFIG-004** | MAC：`:` / `-` / `.` 三种分隔符、大小写；过短/过长/非十六进制/坏分隔符 | 分隔符 = **字节边界**替代 |
|
||||
| **TC-CONFIG-005** | STR：正常 + NUL；恰好 `len-1` 放下；`len` 字符拒绝；空串 | 长度边界 |
|
||||
| **TC-CONFIG-006** | INT 合法：0 / `-1` / INT32_MIN / INT32_MAX / int8·int16 正负边界 / 前导 `+` / `-0` / 前导零 | 有符号十进制解码（数据可信卡 3，引擎 v1.5） |
|
||||
| **TC-CONFIG-007** | INT 非法：空 / 非数字 / 尾随垃圾 / 裸符号 / 小数点 / `0x` 文本 / 各宽度越界（含 strtol 饱和带 `2147483648`）/ 坏 len | ERANGE + 宽度上下界双校验（两端 long=32 位） |
|
||||
| **TC-CONFIG-008** | INT 编码带负号（`%ld`）；`[sys]` 段 load→save→load 全链往返一致、出厂模板带负号默认；越界键拒收留默认并留痕；注册拒绝 INT len=3 | 有符号落盘闭环（负零点偏移可表达） |
|
||||
|
||||
### 2.2 INI 解析
|
||||
|
||||
@@ -280,3 +283,4 @@ if (s_encode(p_key, ..., v, sizeof(v)) >= 0) {
|
||||
| 日期 | 变更 |
|
||||
|---|---|
|
||||
| 2026-10-02 | 创建；20 用例 / 139 断言点全绿；抓出并修复 `s_encode` 返回值误判 P0 缺陷（外科手术保存死码）；挂 pre-commit 钩子 `cfg-file-unit-test` |
|
||||
| 2026-10-25 | 随配置引擎新增 `CFG_VAL_INT`（数据可信卡 3）补登记 TC-CONFIG-006~008；套件 200/200 PASS |
|
||||
|
||||
+36
-3
@@ -1,6 +1,6 @@
|
||||
# V0.1 ADC 通道映射表（权威口径）
|
||||
|
||||
> **一句话结论**：V0.1 共 **17 路**模拟采样——**8 路进 TPAFE5160**（16 位、8 通道同步、±10 V 双极性）、**9 路进 STM32 内部 ADC**（12 位、顺序采样、0～3.3 V 单极性）。网名 `AINn`、板级网名 `ADCn`、转换器通道号**三套编号互不等价**（V0.1 有 13/17 路被置换），任何代码 / UI 显示 / 自检注入**必须以本表为准，不得假设 `AINn = ADCn`**。
|
||||
> **一句话结论**：V0.1 共 **17 路**模拟采样——**8 路进 TPAFE5160**（16 位、8 通道同步、**±5 V 满量程 = 10 V 跨度**、LSB ≈ 152.59 µV，板上 RANGE 接 GND，口径见 §7.1）、**9 路进 STM32 内部 ADC**（12 位、顺序采样、0～3.3 V 单极性）。网名 `AINn`、板级网名 `ADCn`、转换器通道号**三套编号互不等价**（V0.1 有 13/17 路被置换），任何代码 / UI 显示 / 自检注入**必须以本表为准，不得假设 `AINn = ADCn`**。
|
||||
>
|
||||
> 语义分配由硬件于 **2026-10-09** 确认；网名与电阻对应关系取自 [`V0.1.tel`](V0.1.tel)（第 227~262 行），引脚号取自数据手册 LQFP144 引脚表（[`../芯片手册/stm32f405rg.md`](../芯片手册/stm32f405rg.md)）。
|
||||
|
||||
@@ -26,7 +26,7 @@
|
||||
**缺陷实质（为什么必须改）**：
|
||||
|
||||
1. **跨转换器通道没有同一时刻性**：TPAFE5160 是 8 通道**同步**采样，STM32 ADC 是**顺序**扫描（9 通道一轮 ≈ 67 µs），且两片转换器**没有共同采样触发**（CONVST 只打 TPAFE，ADC1 为软件触发）。于是 UA↔UB、IA↔IB 这类同族量之间**相位关系不确定**，主板侧任何功率 / 功率因数 / 相角 / 对称分量类运算都不成立。
|
||||
2. **精度与量程不一致**：TPAFE 16 位 ±5 V **双极性**（LSB ≈ 152.6 µV）vs STM32 12 位 0～3.3 V **单极性**（前端无中点偏置，交流量负半周削顶；LSB ≈ 806 µV）。同为相电压，UA 与 UB/UC 满量程码值差 16 倍、可用象限也不同——同一套算法无法统一处理 8 路电气量。
|
||||
2. **精度与量程不一致**：TPAFE 16 位 ±5 V **双极性**（LSB ≈ 152.6 µV，满量程 = 10 V 跨度，口径见 §7.1）vs STM32 12 位 0～3.3 V **单极性**（前端无中点偏置，交流量负半周削顶；LSB ≈ 806 µV）。同为相电压，UA 与 UB/UC 满量程码值差 16 倍、可用象限也不同——同一套算法无法统一处理 8 路电气量。
|
||||
3. **语义与硬件归属交叉**：UA 在 TPAFE、UB 在 STM32，固件映射表 / UI 通道序 / 自检注入都必须逐通道查表绕开这个交叉（本文件 §4、§5 两张表的存在本身就是代价）。
|
||||
|
||||
**下一版硬件（V0.2）改版要求**：**8 路电气量 UA/UB/UC/UN/IA/IB/IC/IN 全部接到 TPAFE5160 的 8 个通道**，备用路与温度（V_ZL2）留给 STM32 ADC。TPAFE 现被 5 条备用路占着（`AIN5`/`AIN13`/`AIN7`/`AIN15`/`AIN12` → ADC1/ADC2/ADC4/ADC5/ADC8），与要迁过来的 5 路（UB/UC/IB/IC/IN）**正好 5 换 5**：只需把这 5 路串联电阻在转换器一侧的目的地对调，**元件数量与料号不变，属走线级改动**。改版后本表 §3 的"转换器 / 代码通道"两列须按 V0.2 网表重出——这也是消费侧**必须按语义取数、不得写死下标**的原因。
|
||||
@@ -135,9 +135,41 @@ STM32（U17）为 LQFP144 脚号。
|
||||
| `adc_task` | **已实现（B1，2026-10-10；L1 层 v2.3；P1-5 事件驱动消费，2026-10-10）**：`App/task/adc_task.c` 每拍调 `adc_input_poll()`（`App/algo/adc_input.c`）= TPAFE `tpafe5160_snapshot()` 原子快照（8 通道）+ 消费一帧 STM32 ADC1 DMA 乒乓缓冲，**经 `adc_input_raw()` 按语义取数**（不再直接索引驱动缓冲）；**消费唤醒由 TIM3 ISR 置位 `ADC_WAKE_FLAG`**（不再 1 ms 轮询）；任务在 `Src/freertos.c` 的 `USER CODE` 区创建为 `adcTask`（512 words / **AboveNormal**） | 数据路径已通（台架 `@test`：`frames` 严格 1000 Hz 递增、**`idle=0`**、`adc1_rc=0` / `adc1_err=0`） |
|
||||
| TPAFE 采样触发 | **周期 CONVST 已实现（2026-10-10）**：`Src/main.c` 的 `HAL_TIM_PeriodElapsedCallback` 在 **TIM3 更新事件（1 kHz）** 内调 `tpafe5160_start_conv_irq()`；`app_main_init()` 用 `HAL_TIM_Base_Start_IT(&htim3)` 启动节拍（在 `tpafe5160_init()` 之后）。同一 TIM3 更新事件还经 **TRGO** 硬件触发 ADC1 一轮 9 通道（DMA 搬运），并调 `adc_tick_irq_notify()` **唤醒消费者**（P1-5 方案 a，2026-10-10；内含"消费者就绪"门）→ 两片转换器由同一硬件事件同源对齐 | 连续波形（1 kHz）；详见 `docs/子系统设计/ADC采样节拍设计说明.md` §4（DMA 乒乓搬运）与 §6（事件驱动唤醒） |
|
||||
| 前端偏置 | 每路 1k 串联 + 1k 到 `*_GND` + 滤波 C，**无中点偏置** | STM32 侧只能测 **0～3.3 V 单极性**，交流量负半周被削顶；主板侧只做监视可接受，若要算 RMS/功率需硬件补偏置或明确算法口径 |
|
||||
| TPAFE 量程 | 默认 ±5 V（RANGE 接 GND），16 位二进制补码，LSB ≈ 152.59 µV | 用 `tpafe5160_to_voltage()` 换算 |
|
||||
| TPAFE 量程（**2026-10-25 卡 1 定死**） | 板上 RANGE 接 GND → **±5 V 双极性量程**（芯片手册输入量程表：RANGE = 0 → −5 ~ +5 V），16 位二进制补码，**±5 V 满量程 = 10 V 跨度**，LSB = 10 V / 65536 ≈ **152.59 µV/码（@ 转换器引脚）**。“±10 V” 是芯片的另一可选档（RANGE = HIGH，跨度 20 V、LSB ≈ 305.18 µV），**本板未用**——历史版本曾把本板误标为“±10 V 双极性”，与 §7 本行矛盾、且会让 TPAFE 侧系数差一倍，更正记录见 §9 | 用 `tpafe5160_to_voltage()` 换算；端到端口径见 §7.1 |
|
||||
| 取数契约（**2026-10-10 已修**，E-44 / E-45 / E-58 闭环） | 旧的 `get_buf` / `data_ready` / `clear_ready` **已删除**（删除前确认全仓库零调用者）：`get_buf` 只给指针、任务再拷 → 被 BUSY EXTI 抢占就是**两帧混合**；`s_ready` 电平标志被 `start_conv_irq` 触发前清 0 → **重触发即丢未消费帧**；`read_all` 从不看 FRSTDATA（宏有定义、代码零引用）→ 芯片死亡时返回 OK + 常量垃圾。现口径：**`tpafe5160_snapshot(dst, count)`**（临界区原子拷贝，返回 1/0/-1，**仅任务上下文**）+ **`tpafe5160_frame_seq()`**（帧序号只增不清）+ **`tpafe5160_frstdata_err()`**（无跳变帧计数）；`tpafe5160_init()` 增**首帧自检**——一帧读下来 FRSTDATA 无跳变（芯片不驱动并行总线；板上 R24 4.7k 上拉会把它钉死为高）→ 返回 `-3` + `[ERR]` | 消费者**只能**用 `snapshot()` 取数（`AGENTS.md` 已立为铁律）；真机实测开机 `[ADC] Init OK` 现只在自检帧通过后才打印 → 判据在本板成立、非空转 |
|
||||
|
||||
### 7.1 端到端量纲链路口径（网名 AINn → 端子 → 变比 → 码值 → 满量程，2026-10-25 卡 1 定死）
|
||||
|
||||
> 出处：`docs/任务规划/数据可信.md` 卡 1。本节把 **语义端子（二次侧）→ 子板/端子板 → 网名 `AINn` → 主板电阻网络 → 板级网名 `ADCn` → 转换器引脚 → 码值 → 满量程** 的链路**逐段**定口径；
|
||||
> 待实测段只给**口径与判据**，不填任何实测数值（本轮按用户指示跳过台架，标注“待台架实测”）。
|
||||
|
||||
**芯片级口径（定死，与前端网络无关）**：
|
||||
|
||||
| 项 | 口径 | 依据 |
|
||||
|---|---|---|
|
||||
| TPAFE5160 量程档 | 板上 RANGE（U3 pin8）接 GND → **±5 V 双极性**（−5 ~ +5 V）；RANGE = HIGH 的 ±10 V 档本板未用 | [`V0.0_网表详细分析报告.md`](V0.0_网表详细分析报告.md) §4.5“模式配置全对：RANGE(pin8)=GND → ±5V” + [`../芯片手册/TPAFE5160.md`](../芯片手册/TPAFE5160.md) 输入量程表（RANGE = 0 → −5 ~ +5；RANGE = 1 → −10 ~ +10） |
|
||||
| TPAFE 码值格式 | 16 位二进制补码（−32768 ~ +32767，全量程 65536 码 = 10 V 跨度） | 芯片手册 DC Accuracy（16 bit / NO missing code）；`Drivers/BSP/TPAFE5160/tpafe5160.c` 的 `tpafe5160_to_voltage()` 注释 |
|
||||
| TPAFE LSB（@ 引脚） | 10 V / 65536 ≈ **152.59 µV/码**（≈6553 码/V） | 由上两行推得；与 §7“TPAFE 量程”行、驱动注释一致 |
|
||||
| STM32 ADC1 LSB（@ 引脚） | 12 位单极性 0 ~ 3.3 V：3.3 V / 4096 ≈ **805.66 µV/码**（≈1241 码/V） | §7 生成配置行；`docs/任务规划/数据可信.md` §2.1 同口径 |
|
||||
|
||||
“±10 V”只允许出现在“芯片可选档”语境。本文件 2026-10-09 建档时曾把文首摘要写成“TPAFE … ±10 V 双极性”，与 §7 的 ±5 V 档矛盾、**TPAFE 侧系数因此会差一倍**——2026-10-23 `docs/任务规划/数据可信.md` §2.1 挂账该冲突并要求卡 1 定死；现**定死为“±5 V 满量程 = 10 V 跨度、LSB 152.59 µV”**，文首摘要与 §7 已按此更正。全仓其余“±10 V”字样仅剩芯片手册转写与 `tpafe5160.h` 中 RANGE 枚举可选档注释（均为芯片能力描述，非本板配置口径），不构成歧义。
|
||||
|
||||
**链路分段口径**：
|
||||
|
||||
| 段 | 关系 | 状态 |
|
||||
|---|---|---|
|
||||
| ① 语义 ↔ 网名 ↔ 板级网名 ↔ 转换器代码通道 | §2/§3/§4/§5 的 17 路映射表 | **定死**（本文件为唯一权威） |
|
||||
| ② 转换器引脚电压 ↔ 码值 | TPAFE `U_pin = code × 152.59 µV`（code 带符号）；STM32 `U_pin = code × 805.66 µV` | **定死**（纯转换器事实，上表） |
|
||||
| ③ `AINn`（串联电阻子板侧）↔ `ADCn`/转换器引脚 | 每路 1k 串联 + 1k 到 `*_GND` + 滤波 C（§7“前端偏置”行）。两种读法并存：**A** 按 2:1 电阻分压折算到 `AINn` 侧 → 系数 305.18（TPAFE）/ 1611.3（STM32）µV/码；**B** [`V0.0_网表详细分析报告.md`](V0.0_网表详细分析报告.md) §4.7 定性“源阻抗匹配（手册推荐做法，非分压）”→ 两侧系数相同 | **待台架实测**——`docs/任务规划/数据可信.md` 卡 0 注入斜率判别：引脚侧注入验 ②（期望 ≈6553 码/V），`AINn`/端子侧注入的斜率即 ③（或 ③+④）的合成变比。本卡不裁决 A/B |
|
||||
| ④ 语义端子（二次端子）↔ `AINn` | 子板/端子板变比：仓库内**无任何文档**（`docs/硬件平台/` 只有 `.tel` 网表与分析报告，无子板原理图；§8 步骤 4） | **缺口**——卡 0b 实测确认；拿不到变比则“端子二次值”不成立、`eng` 保持 0 |
|
||||
|
||||
**可评审结论**：
|
||||
|
||||
1. **ROM 默认系数按 ② 引脚口径冻结**：TPAFE 通道 `k = 152.59 µV/码`、STM32 通道 `k = 805.66 µV/码`；标定折算的输出单位 = **ADC 引脚电压 V**（`eng = 0`）。该口径**不依赖** ③④ 两个未决项，自本卡定死即成立——这就是 M4 承诺边界止于“引脚电压”的依据（`docs/任务规划/数据可信.md` §2.6）。
|
||||
2. `docs/任务规划/数据可信.md` §2.1 表中“板级系数（输入侧）305.18 / 1611.3 µV/码”是**按 ③ 读法 A（2:1 分压）折算到 `AINn` 侧**的条件值，而同一网络已被 V0.0 §4.7 定性为非分压（读法 B）。卡 0 判别 A/B 之前，305.18 / 1611.3 **不得**进任何代码或换算；引脚侧一律用 152.59 / 805.66。
|
||||
3. **满量程必须写明参考点**：TPAFE 通道满量程 = ±5 V **@ 引脚**（跨度 10 V）；③④ 定死前，端子侧满量程只允许写“引脚侧数值 × ③ 比 × ④ 比”，两个比值当前均未知，**严禁**把“端子电压 = 码 × 305.18 µV”写进代码/文档当作已成立结论。
|
||||
4. **待台架实测占位（本轮按用户指示跳过）**：卡 0（三点注入：线性 R² ≥ 0.999、斜率、零点、逐通道映射确认）、卡 0b（端子→引脚变比）、卡 12（两点标定）完成后，回写本节 ③④ 两行与 §8。实测斜率与 ② 理论值偏差 >2 % 时**先查前端**（分压/变比/焊接），不得用系数凑错斜率（`docs/任务规划/数据可信.md` §8 风险表）。
|
||||
|
||||
---
|
||||
|
||||
## 8. 逐通道验证方法（上板自检口径）
|
||||
@@ -158,3 +190,4 @@ STM32（U17）为 LQFP144 脚号。
|
||||
| 2026-10-10 | **口径更正**：8 路电气量分属 TPAFE / STM32 两片转换器**定性为 V0.1 硬件缺陷**，撤销 2026-10-09 建档时"有意分配、不要修正"的说法；补记缺陷实质（跨转换器无同一时刻性、16 位双极性 vs 12 位单极性、语义与归属交叉）与 **V0.2 改版要求**（8 路电气量全部接 TPAFE，与 5 路备用路对调串联电阻目的地，BOM 不变）；§7 新增"通道归属"行，明确 V0.1 上禁止跨转换器做相位/功率类运算。同步更正 `V0.1_网表详细分析报告.md` §1.4（新增 V10）/ §6-3，登记簿新增 **N-18** |
|
||||
| 2026-10-10 | **STM32 ADC1 消费者落地（L1-3/L1-4）**：新增 `App/algo/adc_input.c/h`——语义映射表 `k_adc_map[]` 按本文件 §3/§5 逐条落地（`UA/UN/IA`→TPAFE `buf[6]/[5]/[2]`，`UB/UC/IB/IC/IN/TEMP`→`CH14/3/6/1/2/5`），并提供 `adc_input_raw()` **按语义取数**；`stm32_scan()` 实现 9 通道软件触发顺序扫描；`adc_input_init()` 增**映射自检**（STM32 映射通道必在扫描序列内）。§7 的"STM32 ADC 外设 / `adc_task` / TPAFE 采样触发"三行同步更新（后两者原为陈旧描述：TIM6 周期触发、L1 层取数）。§8 步骤 2 标注**引脚级注入验证尚未执行**。台架 `@test` PASS（`adc1_rc=0` / `adc1_err=0`、`ADC input layer init: OK`；首帧 `UA=11429 UN=11454 IA=11452`、`UB=1018 UC=1044 IB=943 IC=1069 IN=1052 T=850`——互异非饱和，且两次开机读数不同 → 实时转换而非常量），证据 `测试说明/boot_log_data/20261010_prod_adc_l1_boot_log.txt` |
|
||||
| 2026-10-23 | **验证现状核查与排期**：确认 §8 步骤 1/2 与 `V0.0_网表详细分析报告.md` §5.1 第 6 条的"首次功能级 ADC 验证"**均无执行记录**——现有台架判据只证"通路活"（9 通道转换成功、零超时、互异非饱和、跨次开机不同），不证读数正确，连极性都未验。新增 §8 步骤 4：**"端子电压 → ADC 引脚电压"的变比在仓库内无任何文档**（无子板原理图），且 `1k 串联 + 1k 到地` 已被 §4.7 定性为"源阻抗匹配、非分压"，故撤销"按 2:1 换算二次值"的用法。验证方法同步降为**不需要示波器 / 信号源**：`BUSY` 脉冲改用 `tpafe5160_frame_seq()` 帧计数，幅值改用万用表 + 三点线性拟合。排期见 `docs/任务规划/数据可信.md` 卡 0 / 0b |
|
||||
| 2026-10-25 | **量程口径定死（本波卡 1）**：文首摘要行“TPAFE5160（16 位、8 通道同步、±10 V 双极性）”更正为“±5 V 满量程 = 10 V 跨度、LSB ≈ 152.59 µV（板上 RANGE 接 GND）”；§1“缺陷实质 2”补“满量程 = 10 V 跨度”；§7“TPAFE 量程”行重写并括注“±10 V 是芯片可选档（RANGE=HIGH）、本板未用”；新增 §7.1 固化“端子 → 子板变比 → 网名 AINn → 电阻网络 → 引脚 → 码值 → 满量程”链路分段口径——② 引脚侧 LSB 系数（TPAFE 152.59 / STM32 805.66 µV/码）**定死**，③ 1k+1k 网络“2:1 分压 vs 源阻抗匹配”两读法待卡 0 斜率判别，④ 端子变比为仓库缺口待卡 0b；“板级系数 305.18 / 1611.3 µV/码”定性为读法 A 条件值、判别前禁入代码；新增内容全部收进 §7.1 子节、本章编号刻意保持 §9 不动（`docs/算法/继电保护功能复现规划.md` §4 有指向本文件 §9 的既有跨文档引用，挪号会打断 doc-links 章节校验）。实测数值本轮按用户指示未采（台架未跑），相关段均标“待台架实测” |
|
||||
|
||||
Reference in New Issue
Block a user