diff --git a/.serialtest/config.json b/.serialtest/config.json
index 59a7b3ef..6e22a911 100644
--- a/.serialtest/config.json
+++ b/.serialtest/config.json
@@ -1,5 +1,5 @@
 {
-  "portName": "COM6",
+  "portName": "COM3",
   "baudRate": 115200,
 
   "flash_cmd": ".venv\\Scripts\\python.exe .dsh\\skills\\stlink-flash\\scripts\\stlink_flash.py flash",
diff --git a/docs/产品需求/产品需求设计文档.md b/docs/产品需求/产品需求设计文档.md
index 08960d1a..e5868878 100644
--- a/docs/产品需求/产品需求设计文档.md
+++ b/docs/产品需求/产品需求设计文档.md
@@ -2567,12 +2567,12 @@ docs/任务规划/UI补齐.md §5）；原「当前执行 6 项」（记录 5 
 > 第 11 条的帧长仍有一处待实测复核——代码实参是 **4208 B**，屏板 readme 写 **3208 B**（§5.16.2）；
 > 台架抓到第一帧真实报文后**立即固化**，在此之前以代码实参为准，不得按 readme 实现。
 >
-> **一条物理前置 + 一条实现纪律**：
-> ① **台架串口线挪位**——现在的 CH340/`COM6` 接在 USART1 调试口上，日志迁到 RS-232 侧后
-> 必须改接到 CN1 的 RS232#1 端子（`CN1.10` 接适配器 TXD、`CN1.12` 接适配器 RXD、`CN1.7` 或 `CN1.8` 接 GND），
-> 否则 `@test` 与 `serial-assistant` 全部抓不到日志，等于把台架弄瞎。这些端子是 **RS-232 电平**，
-> 须用 USB 转 RS-232 适配器，现有的 TTL CH340 直连不了；接法与端子出处见
-> `docs/任务规划/屏板链路.md` §3 批 0。
+> **一条物理前置（已完成 2026-10-29）+ 一条实现纪律**：
+> ① **台架串口线已挪位**——日志口迁到 RS-232 侧后，台架那根线改接 CN1 的 RS232#1 端子
+> （`CN1.10` 接适配器 TXD、`CN1.12` 接适配器 RXD、`CN1.7` 或 `CN1.8` 接 GND），台架日志口
+> 因此由 `COM6` 变为 **`COM3`**，`.serialtest/config.json` 的 `portName` 已同步，`@test` 与
+> `serial-assistant` 不必再手工指端口。这些端子是 **RS-232 电平**，TTL 的 CH340 直连不了，
+> 用的是 USB 转 RS-232 适配器；接法与端子出处见 `docs/任务规划/屏板链路.md` §3 批 0。
 > **这条要在第 16 条动代码之前完成。**
 > ② **RX 要真的读、ORE 要真的清**——PA10 一直是接线的（§5.16.2），
 > 但"RX 使能却不读 `DR`"本身就足以让 ORE 永久锁存。第 11 条实现时必须在
diff --git a/docs/任务规划/数据可信.md b/docs/任务规划/数据可信.md
index 384f7959..835eb67c 100644
--- a/docs/任务规划/数据可信.md
+++ b/docs/任务规划/数据可信.md
@@ -350,7 +350,7 @@ typedef struct {
 
 ## 5. 任务卡（完成即销项删行；标识列用语义短语，不配编号）
 
-> 资源图例：🔴 台架（COM6 / ST-LINK，`bench.lock` 独占）· 🟡 外部（标准源 / 子板原理图）· 🟢 纯软件。
+> 资源图例：🔴 台架（COM3 / ST-LINK，`bench.lock` 独占）· 🟡 外部（标准源 / 子板原理图）· 🟢 纯软件。
 > 状态：⬜ 未开始 · 🟦 进行中。**已闭环 = 直接删行**。
 > 本表**只写判据**；执行步骤在 `docs/测试说明/ADC前端注入验证流程.md`，实测结论在
 > `docs/硬件平台/ADC通道映射说明.md` §8.1（动态实测结论开在其后）。