wandering1/STM32F4-Base
1
0
Fork 0
Code Issues Pull Requests Actions Packages Projects 1 Releases Wiki Activity

docs: 删任务规划两份已完成文档，数据可信内容迁入算法层/硬件平台/登记簿

Browse Source 
任务规划目录从 5 个文件收敛到 3 个：只留导航（README）、待办（登记簿）、
暂缓专项（暂缓-RS485）。

删除的两个文件都不再有现行读者：
- UI补齐.md 执行清单 2026-10-28 清空、上板判据 2026-11-06 台架轮已复核；
  叶数口径迁 docs/UI设计/菜单页面设计.md §3.9，三条内容页硬规矩迁
  docs/UI设计/内容页架构.md §7.1，两条未闭环待办迁登记簿 §7/§8。
- 数据可信.md 不是完成记录，而是被约 130 处代码头注释引用的设计约束，
  因此按内容分三处落位后删除，不整篇丢弃。

数据可信内容的新归属（旧节号 → 新家）：
- §2/§4 设计口径 → docs/算法/采集与算法层设计说明.md 新增 §13（13 小节），
  §7 前置决策表 → §13.12 已定案的前置决策。
- §3 台阶与波次退出判据 → docs/硬件平台/ADC通道映射说明.md 新增 §9。
- §5 任务卡 → docs/任务规划/登记簿.md §7（拆成变比确认 / 两点标定两行）。

引用改写 34 文件 77 处路径引用 + 14 文件 24 处昵称引用 + 双重节号 35 处，
覆盖代码头注释、测试、生成器与文档；归档区历史路径改纯文本提及。
四个 SVG 生成器文案同步并重跑，产物随脚本同批提交。

同批处理两件事：
- 9 个 UTF-16 LE 证据文件转 UTF-8。end-of-file-fixer 按字节判末尾换行，
  UTF-16 的换行是 0A 00、末字节 00，钩子会追加裸 0x0a 使文件变奇数长度，
  8 个已实际损坏。转码后逐文件比对 HEAD 原文验证正文零丢失。
- 修回 App/cfg/cfg_file.c 被剥掉的 UTF-8 BOM（补 3 字节，未整文件重写）。

验证：/keil-build 0 错误 0 警告（Code=255160）；check_doc_links --all
--sections-strict 221 篇全通过、无法判定 0；pre-commit 全量全 Passed。
This commit is contained in:
Wanderingss
2026-11-09 16:10:55 +08:00
parent 7027718dcd
commit ae09c5737a
87 changed files with 613 additions and 746 deletions
Download Patch File Download Diff File Expand all files Collapse all files
tools/arch_diagram/README.md
+2 -2
View File
@@ -23,8 +23,8 @@
| **采集与算法** | | | | |
| `ADC前端电路.svg` | `gen_adc_frontend_svg.py` | 端子 → 串阻 → 转换节点 → 转换器引脚；含差分负端与 STM32 侧对照 | `SUB1` / `NOTE_*` 等文案常量 + 面板坐标（电路拓扑固定，网表变了才重画） | `docs/测试说明/专项验证/ADC前端注入验证流程.md`:31、`docs/硬件平台/ADC通道映射说明.md`:161 |
| `ADC码值刻度.svg` | `gen_adc_code_scale_svg.py` | 「码」的直观定义：两片转换器的刻度尺对照（16 位双极性 vs 12 位单极性） | `PANELS`（码范围 / LSB / 实测码标记位置）+ `FOOT`（换芯片才重画） | `docs/测试说明/专项验证/ADC前端注入验证流程.md`:104 |
| `ADC直流标定与交流验证.svg` | `gen_data_trust_dc_ac_svg.py` | 上排直流注入链、下排信号发生器正弦验证，中间列只有正弦能证的六件事 | `BOXES_A` / `BOXES_B` 两条泳道 + `CHIPS` 六件事 + `NOTES` 红线与"证不到"清单 | `docs/任务规划/数据可信.md`:294 |
| `数据可信台阶.svg` | `gen_data_trust_ladder_svg.py` | 采集数据可信度的五级台阶：现在踩在哪一级、下一级挡什么 | `STEPS` 五级台阶（状态 / 问题 / 依据）+ `BAND_LABEL_1` / `GATE_LABEL` / `FOOTNOTE`（台阶状态变了才重画） | `docs/任务规划/数据可信.md`:21 |
| `ADC直流标定与交流验证.svg` | `gen_data_trust_dc_ac_svg.py` | 上排直流注入链、下排信号发生器正弦验证，中间列只有正弦能证的六件事 | `BOXES_A` / `BOXES_B` 两条泳道 + `CHIPS` 六件事 + `NOTES` 红线与"证不到"清单 | `docs/算法/采集与算法层设计说明.md §13`:294 |
| `数据可信台阶.svg` | `gen_data_trust_ladder_svg.py` | 采集数据可信度的五级台阶：现在踩在哪一级、下一级挡什么 | `STEPS` 五级台阶（状态 / 问题 / 依据）+ `BAND_LABEL_1` / `GATE_LABEL` / `FOOTNOTE`（台阶状态变了才重画） | `docs/算法/采集与算法层设计说明.md §13`:21 |
| `采样有效性校验数据流.svg` | `gen_adc_health_flow_svg.py` | 观测计数 → 快照 → 判定 → 位图 → 消费者：三条量车道（TPAFE / STM32 / 时基）平行流过五个阶段 | `STAGES` 五阶段 + `LANES` 三条车道 + `COLS` + `FOOT` | `docs/算法/采样有效性校验设计说明.md`:81 |
| `采样有效性位图与掩码.svg` | `gen_adc_health_bitmap_svg.py` | 出口位图与消费者掩码对照——同一 bit 在三张位图与四个掩码里落同一列（Mermaid 控不住列位，故必须等宽网格） | `GROUPS` 位图组 + `C_LEVEL` / `C_LATCH` / `C_EVENT` / `C_MASK` 四类位 + `WARN` / `FOOT` | `docs/算法/采样有效性校验设计说明.md`:303 |
| `采样有效性判定时间轴.svg` | `gen_adc_health_timeline_svg.py` | 四个工况的时序与门限（100 ms 门限线、静默计时线、电平位与锁存位的存续区间——按时间比例画，Mermaid 只画拓扑不保比例） | `PANELS` 四工况 + `T_MAX` / `V_MAX` 比例轴 + `WARN` / `FOOT` | `docs/算法/采样有效性校验设计说明.md`:212 |