对齐 L2-2 实例数口径：规划表 4 → 5 个实例（参考项目 4 个）

- 规划 §3.2 L2-2 行：由"4 个实例：C01 基波 I/U、C02 零序基波、C03 二次、C04 五次"
  改为本项目的 5 个实例（C01-IA-F1 / C02-UA-F1 / C03-UN-F1 / C04-IA-F2 /
  C05-IA-F5），并加注说明 4 → 5 的来历：参考项目为 4 个，本项目按 V0.1 有效通道
  （UA/UN/IA）把 C01 的 I/U 拆为两行，其余顺延。
- 规划 §4.3 相量区 RAM 行：双区 + 4 实例 → 双区 + 5 实例。
- 傅氏算法详解 §7：该处的"4 个实例"标注为参考项目口径（其引用来源是
  APP/CLS100_Dsp/InstCalCell.c），并指向规划 §3.2 的本项目口径。
- 相量层单测说明 §4.3：由"与规划表的一处待对齐"改为"实例数 4 → 5：规划表已对齐"。
- 规划文档补记 L2 相量层落地（sample_ring + phasor + 57 用例主机单测），并显式说明
  §3.2 的 L2 各点状态仍标 ⬜ 的理由：台架 @test 闭环未做、L2-3 判据需标准源。

docs/算法/继电保护功能复现规划.md

@@ -255,7 +255,7 @@
 | # | 功能点 | 关键参数 | 完成判据 | 状态 |
 | --- | --- | --- | --- | --- |
 | L2-1 | 全周傅氏系数表 | `sin(2πk/N)·(√2/N)`、`cos(2πk/N)·(√2/N)`，N=20 | 系数表与 `docs/算法/傅氏算法详解.md` §2.3 一致 | ⬜ |
-| L2-2 | 基波相量实例 | 4 个实例：C01 基波 I/U、C02 零序基波、C03 二次谐波、C04 五次谐波 | 每实例输出 `{fRe, fIm, fAm, fAmSQ}` | ⬜ |
+| L2-2 | 基波相量实例 | **5 个实例**（参考项目 4 个，见下方注）：`C01-IA-F1` / `C02-UA-F1` / `C03-UN-F1` / `C04-IA-F2` / `C05-IA-F5` | 每实例输出 `{fRe, fIm, fAm, fAmSQ}` | ⬜ |
 | L2-3 | 相量有效值输出 | `fAmSQ = √(fRe²+fIm²)` 直接为**有效值**（系数已折算） | 标准源读数 = 设定有效值 | ⬜ |
 | L2-4 | 相位输出 | `φ = atan2(fIm, fRe)` | 相位误差 ≤ 目标值 | ⬜ |
 | L2-5 | 线/负序/零序合成 | 线电压 `Uab=Ua−Ub` 等；负序 `3U2`/`3I2`；零序 `3U0`/`3I0` | 合成相量可复用于保护元件（**V0.1 仅同转换器内可合成**，见 §1.6） | ⬜ |
@@ -265,6 +265,10 @@
 
 > **双轨有效值**：保护要"基波有效值 + 相位"（抗衰减直流、抗谐波误动）；计量/遥测要"真有效值"（谐波方和根）。两者**不可混用**——这是参考系统 `CN_ANA_VEC_SQRT=FALSE` 与遥测谐波轨并存的根本原因。
 
+> **L2-2 实例数 4 → 5 的来历**：参考项目（`APP/CLS100_Dsp/InstCalCell.c`）为 **4 个实例**——C01 基波 I/U、C02 零序基波、C03 二次谐波、C04 五次谐波。本项目按 V0.1 **有效通道**（`UA`/`UN`/`IA`，见 §1.6：`UB/UC/IB/IC/IN` 无中点偏置 → 削顶不可用）展开：C01 的"I/U"拆为两行（`C01-IA-F1` 电流 / `C02-UA-F1` 电压），其余顺延为 `C03-UN-F1` 零序、`C04-IA-F2` 二次、`C05-IA-F5` 五次。实现见 `App/algo/phasor.c` 的 `k_inst[]`；判据按 **5** 个实例断言（见 `docs/测试说明/相量层单元测试说明.md` §2.6）。
+
+> **本表状态列口径**：L2-1~L2-7 的**实现与主机单测已完成**（`App/algo/phasor.c` + `App/algo/sample_ring.c`；`test/host/phasor/` 57 用例全绿），但状态**仍标 ⬜**——**台架 `@test` 闭环未做**，且 L2-3 的完成判据"标准源读数 = 设定有效值"在无信号源台架上不可达（同 §7.1 无示波器口径）。待台架闭环后统一置 ✅。
+
 ### 3.3 L3 保护元件
 
 采用参考系统的**统一接口模式**：每元件一个 `tagPRS_XXX` 配置结构（定值号、模拟通道号、KI/KO、标志位、校验和）+ `Init` / `Main`（判据）/ 出口函数。
@@ -353,7 +357,7 @@
 | 项 | 估算 | 说明 |
 | --- | --- | --- |
 | 傅氏乘加 | 20 点 × 2（sin/cos）× 相量数 / 拍 | 参考用暴力法（CPU 余量足够）；本项目 168 MHz + FPU 需实测 |
-| 相量区 RAM | `tVectorRly[2][N] × sizeof(相量)` | 双区 + 4 实例 |
+| 相量区 RAM | `tVectorRly[2][N] × sizeof(相量)` | 双区 + **5 实例**（本项目；参考项目 4 实例） |
 | 采样缓冲 RAM | 40 点/通道 × 通道数 × 字宽 | 双缓冲 2 周波 |
 | 定值区 RAM | 元件数 × 定值项 × 字宽 | 可由 cfg_file 载入 |
 | 任务栈 | `adcTask` / `protectTask` 待核算 | 建任务前后各跑 `scripts/stack_report.py` |
@@ -595,3 +599,4 @@ B0 产品定义 ✅（2026-10-10 已确认，见 §1.5）
 | 2026-10-10 | **B1 落地：ADC 采集链路实现** | `App/task/adc_task.c` 由空桩转为真实消费者——每 1 ms 触发 `tpafe5160_start_conv_irq()` + `tpafe5160_snapshot()` 原子取数 + 帧统计 + 每 10 s 心跳日志；`Src/freertos.c` 手工创建 `adcTask`（512 words / Normal，落 `USER CODE` 保护区）+ 纳入 IWDG 必需掩码（`TASK_WD_ADC`，`0x37`→`0x77`）。§1.4 采样软件行、§1.4 依赖表 B1 行、§3.2 任务表（L1-1/L1-2）、§4 栈预算行、§7.1 P0 行同步更新。⚠ 本阶段为**任务周期软触发**（`osDelayUntil`）；硬件定时器 1 kHz 触发为后续。同日 `@test` 实机闭环 PASS（`frame_seq` 严格 1000 Hz 递增、`idle=0`、`frst_err=0`、栈峰值 496/2048） |
 | 2026-10-10 | **1 kHz 硬件定时器触发（TIM6）** | 采样节拍由任务周期软触发改为 **TIM6 更新中断（1 kHz）**：`Src/main.c` 的 `HAL_TIM_PeriodElapsedCallback` 加 TIM6 分支触发 `tpafe5160_start_conv_irq()`（`USER CODE` 区）；`app_main.c` 用 `HAL_TIM_Base_Start_IT(&htim6)` 替换单次触发（在 `tpafe5160_init()` 之后）；`adc_task.c` 退化为**纯消费者**（1 ms 轮询仅作消费节奏）。§1.2 采样软件行、§3.2 L1-1 同步。详见 `docs/子系统设计/ADC采样节拍设计说明.md` |
 | 2026-10-10 | **L1-3/L1-4 落地：STM32 ADC1 扫描 + 语义映射** | 新增 `App/algo/adc_input.c/h`（L1 采集层）：① `k_adc_map[]` **语义通道表**（`UA/UN/IA`→TPAFE `buf[6]/[5]/[2]`，`UB/UC/IB/IC/IN/TEMP`→ADC1 `CH14/3/6/1/2/5`）+ `adc_input_desc()`/`adc_input_raw()` **按语义取数**；② `stm32_scan()` STM32 ADC1 9 通道软件触发顺序扫描（`HAL_ADC_Start` + 逐通道 `PollForConversion`/`GetValue`）；③ `adc_input_poll()` 统一"TPAFE 快照 + STM32 扫描"。`adc_task.c` 取数改走本层（首帧日志补全 8 路 + 温度、心跳增 `adc1_rc`/`adc1_err`）；`app_main.c` 在 `tpafe5160_init()` 后调 `adc_input_init()`（含**映射自检**：STM32 映射通道必落在扫描序列内，失败记 `SYSLOG_SELFTEST`）；Keil 工程挂 `adc_input.c` 并加 `../App/algo` 包含路径。§1.2 采样软件行、§3.1 L1-3/L1-4 同步。`@build` 0 错 0 警；台架 `@test` PASS（`ADC input layer init: OK`、`adc1_rc=0`/`adc1_err=0`、`seq` 仍 1000.0 Hz、`adc` 栈峰值 528→584 B、回读一致、零 `[ERR]`/HardFault），证据 `测试说明/boot_log_data/20261010_prod_adc_l1_boot_log.txt` |
+| 2026-10-10 | **L2 相量层落地 + L2-2 实例数口径对齐** | 新增 `App/algo/sample_ring.c/h`（L2 输入：按语义通道保存 2 周波 = 40 点环缓冲，整帧写后统一推进写指针）与 `App/algo/phasor.c/h`（L2 核心：全周傅氏单频 DFT，N = 20；系数表**离线预乘 √2/N** → `fAmSQ` 直接为**有效值**；计算区/使用区**双区原子切换**；实例表 `k_inst[]` 数据驱动）；主机侧单测 `test/host/phasor/` **57 用例全绿**（`phasor-unit-test` 钩子）。**§3.2 L2-2 行口径对齐**：参考项目为 **4 个实例**，本项目按 V0.1 有效通道展开为 **5 个**（`C01-IA-F1`/`C02-UA-F1`/`C03-UN-F1`/`C04-IA-F2`/`C05-IA-F5`），已加注说明 4 → 5 的来历；§4.3 相量区 RAM 行同步为 5 实例。⚠ §3.2 的 L2 各点状态**仍标 ⬜**——实现与主机单测已完成，但**台架 `@test` 闭环未做**，且 L2-3 的完成判据（标准源读数 = 设定有效值）在无信号源台架上不可达，故不置 ✅（口径见 §3.2 表下注） |