STM32F4-Base

wandering1/STM32F4-Base

Fork 0

Commit Graph

Author	SHA1	Message	Date
wandering1	9bbe117f97	adc: 节拍源 TIM6->TIM3 + ADC1 走 DMA 乒乓双缓冲，消除 2 ms 忙等（P1-5 单拍硬上界办结）用户选定最彻底方案（B2）：DMA + 定时器 TRGO 硬件触发 + 消费上一拍已完成的半区。对应 P1-5 拆出的"单拍硬上界"，现已办结。硬件事实更正（查 CubeMX 器件库 + 本仓 HAL 头证实）：F4 上 ADC1 的外部触发清单里没有 TIM6/TIM7 TRGO（只接 DAC）。故 1 kHz 节拍源由 TIM6 改为 TIM3（PSC 83 / ARR 999，TRGO=UPDATE），同一个更新事件同时 ① ISR 脉冲 TPAFE CONVST ② 经 TRGO 触发 ADC1 一轮 9 通道 ③ 置位 ADC_WAKE_FLAG 唤醒 adcTask。TIM6 从 .ioc 整体移除。代码： - Src/tim.c/h：新增 MX_TIM3_Init（含 MasterSlaveMode），删 htim6 - Src/adc.c：ExternalTrigConv=T3_TRGO + EDGE_RISING + DMAContinuousRequests=ENABLE；MspInit 挂 hdma_adc1（DMA2_Stream4 循环模式）。DDS 位关掉 = 一轮只发一次请求，静默丢 8 路 - Src/dma.c：DMA2_Stream4 NVIC 优先级 6（CubeMX 换流会把它重置为 0，优先级 0 会抢占 FreeRTOS 临界区，违反"外设中断 ≥5"） - Src/main.c：周期回调加 TIM3 分支；stm32f4xx_it.c 向量同步 - App/algo/adc_input.c：stm32_scan() → stm32_take()，逐通道 PollForConversion 全删；乒乓半区由完成计数奇偶推出（只读一个 32 位量 → 与 ISR 无竞态）；STM32 侧数据固定滞后 1 拍 - App/task/adc_task.c：心跳日志拆出四类计数观测性：adc1_seq（完成计数）/ adc1_gap（seq 前进 >1 = 丢帧）/ adc1_err（连续 ≥2 拍无新帧 = 停摆）/ adc1_hw（HAL 错误回调）。单拍无新帧是消费者相位伪影（DMA 完成落在唤醒后 ≈67 µs），不计故障。验证： - 主机单测 79 → 101 全绿；反向验证四连均咬（半区奇偶取反 11 条、停摆拍置 valid 4 条、STALL_RUN_MAX 改 1 为 6 条、gap 阈值 1 条） - @build 0 错 0 警，Code 256872 → 257660 - @test PASS：adcp 122 µs → 8 µs、adc1_err=0、adc1_hw=0、 adc1_gap=27/20002 拍、adc1_seq 与 seq 恒定偏移 2 - stack_report 7/7 PASS，adcTask 832 B / 余 59%（不变） - cubemx-survival 新增 5 项审计（TIM3 分支 / T3_TRGO / DDS / DMA 挂载 / 流优先级），28 通过 0 失败文档：ADC 采样节拍设计说明新增 §11；看门狗停摆分析 §4.4 与 §8 收口；算法规划 L1-1/L1-3、通道映射、测试说明、各 README 同步。	2026-10-11 00:31:33 +08:00
wandering1	696a1a49a9	主机单测：新增 ADC 输入层（L1）用例 70 项并登记 L1/L2 单测钩子新增 App/algo/adc_input.c 的主机侧单测（L1），补齐 L1/L2 算法层 "每个函数都可离线验证"的最后一处空白。 - test/host/adc_input/{adc_input_test.c,run_unit_test.py,stub/}： 70 个用例，覆盖 6 个公开函数 + map_check + stm32_scan。关键判据 = "通道号 <-> Rank 顺序 <-> 语义"三者映射：给每个 Rank 注入互不相同的码值，逐通道钉死映射（板端无信号源，无法验此项）。另钉死 HAL 启动失败 / 轮询超时 / 参数错 / 无有效数据等分支。 - .pre-commit-config.yaml：登记 phasor-unit-test（7d）与 adc-input-unit-test（7e）两个主机侧单测钩子。主机侧全套：adc_input 70/70、phasor 52/52，均 0 失败、无 /W4 告警。	2026-10-10 17:46:45 +08:00

Author

SHA1

Message

Date

wandering1

9bbe117f97

adc: 节拍源 TIM6->TIM3 + ADC1 走 DMA 乒乓双缓冲，消除 2 ms 忙等（P1-5 单拍硬上界办结）

用户选定最彻底方案（B2）：DMA + 定时器 TRGO 硬件触发 + 消费上一拍
已完成的半区。对应 P1-5 拆出的"单拍硬上界"，现已办结。

硬件事实更正（查 CubeMX 器件库 + 本仓 HAL 头证实）：F4 上 ADC1 的
外部触发清单里没有 TIM6/TIM7 TRGO（只接 DAC）。故 1 kHz 节拍源由
TIM6 改为 TIM3（PSC 83 / ARR 999，TRGO=UPDATE），同一个更新事件
同时 ① ISR 脉冲 TPAFE CONVST ② 经 TRGO 触发 ADC1 一轮 9 通道
③ 置位 ADC_WAKE_FLAG 唤醒 adcTask。TIM6 从 .ioc 整体移除。

代码：
- Src/tim.c/h：新增 MX_TIM3_Init（含 MasterSlaveMode），删 htim6
- Src/adc.c：ExternalTrigConv=T3_TRGO + EDGE_RISING +
  DMAContinuousRequests=ENABLE；MspInit 挂 hdma_adc1（DMA2_Stream4
  循环模式）。DDS 位关掉 = 一轮只发一次请求，静默丢 8 路
- Src/dma.c：DMA2_Stream4 NVIC 优先级 6（CubeMX 换流会把它重置为 0，
  优先级 0 会抢占 FreeRTOS 临界区，违反"外设中断 ≥5"）
- Src/main.c：周期回调加 TIM3 分支；stm32f4xx_it.c 向量同步
- App/algo/adc_input.c：stm32_scan() → stm32_take()，逐通道
  PollForConversion 全删；乒乓半区由完成计数奇偶推出（只读一个
  32 位量 → 与 ISR 无竞态）；STM32 侧数据固定滞后 1 拍
- App/task/adc_task.c：心跳日志拆出四类计数

观测性：adc1_seq（完成计数）/ adc1_gap（seq 前进 >1 = 丢帧）/
adc1_err（连续 ≥2 拍无新帧 = 停摆）/ adc1_hw（HAL 错误回调）。
单拍无新帧是消费者相位伪影（DMA 完成落在唤醒后 ≈67 µs），不计故障。

验证：
- 主机单测 79 → 101 全绿；反向验证四连均咬（半区奇偶取反 11 条、
  停摆拍置 valid 4 条、STALL_RUN_MAX 改 1 为 6 条、gap 阈值 1 条）
- @build 0 错 0 警，Code 256872 → 257660
- @test PASS：adcp 122 µs → 8 µs、adc1_err=0、adc1_hw=0、
  adc1_gap=27/20002 拍、adc1_seq 与 seq 恒定偏移 2
- stack_report 7/7 PASS，adcTask 832 B / 余 59%（不变）
- cubemx-survival 新增 5 项审计（TIM3 分支 / T3_TRGO / DDS /
  DMA 挂载 / 流优先级），28 通过 0 失败

文档：ADC 采样节拍设计说明新增 §11；看门狗停摆分析 §4.4 与 §8 收口；
算法规划 L1-1/L1-3、通道映射、测试说明、各 README 同步。

2026-10-11 00:31:33 +08:00

wandering1

696a1a49a9

主机单测：新增 ADC 输入层（L1）用例 70 项并登记 L1/L2 单测钩子

新增 App/algo/adc_input.c 的主机侧单测（L1），补齐 L1/L2 算法层
"每个函数都可离线验证"的最后一处空白。

- test/host/adc_input/{adc_input_test.c,run_unit_test.py,stub/}：
  70 个用例，覆盖 6 个公开函数 + map_check + stm32_scan。
  关键判据 = "通道号 <-> Rank 顺序 <-> 语义"三者映射：给每个 Rank
  注入互不相同的码值，逐通道钉死映射（板端无信号源，无法验此项）。
  另钉死 HAL 启动失败 / 轮询超时 / 参数错 / 无有效数据等分支。
- .pre-commit-config.yaml：登记 phasor-unit-test（7d）与
  adc-input-unit-test（7e）两个主机侧单测钩子。

主机侧全套：adc_input 70/70、phasor 52/52，均 0 失败、无 /W4 告警。

2026-10-10 17:46:45 +08:00

2 Commits