STM32F4-Base

wandering1/STM32F4-Base

Fork 0

Commit Graph

Author	SHA1	Message	Date
wandering1	8744c833e5	docs(屏板链路): 规划文档收编为设计说明事实源，全仓引用与端口口径同步 - 重写 docs/子系统设计/屏板链路设计说明.md：链路角色、串口与端口配置、物理接线、协议实现口径、键值与状态灯映射、资源与耗时、对外接口、已验证/未闭环、坑账本——只写现状事实，演进过程查 git 历史 - 删除 docs/任务规划/屏板链路.md（内容已全部沉淀进上述设计说明，登记簿「完成即销项」；docs/任务规划/README.md 相应两行一并移除） - 代码与主机侧测试的文档指针改指设计说明对应章节： sb_link.h/.c、sb_proto.h/.c、sb_led_map.h、console_log.c、ui_task.c、 test/host 的 sb_link/sb_proto/sb_led_map 三套与两个台架脚本 - docs/README.md：设计文档索引行与设计说明描述更新，任务规划目录 7→6 文件 - docs/产品需求/产品需求设计文档.md：串口通道现状口径同步——第 11/12/13 条已交付（4208 B 应答/状态灯掩码/键上行/双出口并发）、LOGO 下发出局不实现、帧长实测固化、调试日志口 UART5/RS232#1（§4.2/§5.16/§6.6/§9.12/§9.13） - docs/子系统设计/控制台单写者日志设计说明.md v1.8：全文端口口径由 USART1 同步为 UART5/RS232#1（CON_UART* 单点宏），ORE 机理标注跨端口同因，时间线补端口迁移行；头部修订指针改为实际章节名说明：本任务经用户显式授权在任务树内编辑 docs/任务规划/ 与产品需求基线（铁律「单写者」豁免一次）；主树合并后统一跑全量 check_doc_links --all。	2026-10-30 09:22:44 +08:00
wandering1	b25d70e962	feat(屏板): 协议层 sb_proto（帧 A 解析 / 帧 B 组帧 / CRC-16）批 1 的 1-1：新建 Drivers/BSP/ScreenLink/sb_proto.c/h，纯逻辑、无 HAL 依赖，可主机侧单测。屏板侧的协议事实源是 DTU-LCD 的 CRC16.c / MODBUS.c / rs485.h。 - CRC-16/MODBUS 用一张 16 位合并表（512 B，与屏板两张 8 位表同量）。可逐项验证的关系：s_crc_table[i] == (auchCRCLo[i] << 8) \| auchCRCHi[i]——屏板把低字节表叫 Hi、高字节表叫 Lo，这正是下面那个字节序陷阱的根源。 - 帧 A 解析：先校 CRC 再看字段。地址/功能码/命令类型不符报 BSP_ERR_PARAM， CRC 不符报 BSP_ERR_CRC（调用方据此决定"计数"还是"静默丢"）。RT_CMD 带非 0 key 不报错、按 0 收——为这一项丢一帧等于丢一次刷新，代价不对等。 - 帧 B 组帧：普通图（掩码小端）+ LOGO（宽高大端 + 魔数 0x89 0x45），整帧 4208 B 重写（998 B 填充固定 0x00 且参与 CRC），组完即自校验。 LOGO 容量按字节数判（((w+7)/8)*h <= 3200）而不是像素数：161x159 只有 25599 像素，却要 3339 B 才装得下。 - 主机单测 59/59 PASSED（test/host/sb_proto/），覆盖率 74/74 行、6/6 函数。其中两条向量是屏板自己算出来的线上字节（01 03 01 00 F0 48 与 01 03 00 09 31 DE），并按屏板 Check_CRC 的口径反查"它会认这一帧"。 - 双端注册：uvprojx 加 File + IncludePath；模拟器侧走 check_registration.py 的 MCU-only 豁免（纯逻辑，模拟器无消费路径）。 - Keil 构建 0 错误 0 警告；Code 不变——尚无调用者，链接器按未用节丢弃。文档侧的 CRC 字节序订正见下一个提交。	2026-10-29 19:17:28 +08:00

Author

SHA1

Message

Date

wandering1

8744c833e5

docs(屏板链路): 规划文档收编为设计说明事实源，全仓引用与端口口径同步

- 重写 docs/子系统设计/屏板链路设计说明.md：链路角色、串口与端口配置、
  物理接线、协议实现口径、键值与状态灯映射、资源与耗时、对外接口、
  已验证/未闭环、坑账本——只写现状事实，演进过程查 git 历史
- 删除 docs/任务规划/屏板链路.md（内容已全部沉淀进上述设计说明，
  登记簿「完成即销项」；docs/任务规划/README.md 相应两行一并移除）
- 代码与主机侧测试的文档指针改指设计说明对应章节：
  sb_link.h/.c、sb_proto.h/.c、sb_led_map.h、console_log.c、ui_task.c、
  test/host 的 sb_link/sb_proto/sb_led_map 三套与两个台架脚本
- docs/README.md：设计文档索引行与设计说明描述更新，任务规划目录 7→6 文件
- docs/产品需求/产品需求设计文档.md：串口通道现状口径同步——第 11/12/13 条
  已交付（4208 B 应答/状态灯掩码/键上行/双出口并发）、LOGO 下发出局不实现、
  帧长实测固化、调试日志口 UART5/RS232#1（§4.2/§5.16/§6.6/§9.12/§9.13）
- docs/子系统设计/控制台单写者日志设计说明.md v1.8：全文端口口径由
  USART1 同步为 UART5/RS232#1（CON_UART* 单点宏），ORE 机理标注跨端口
  同因，时间线补端口迁移行；头部修订指针改为实际章节名

说明：本任务经用户显式授权在任务树内编辑 docs/任务规划/ 与产品需求基线
（铁律「单写者」豁免一次）；主树合并后统一跑全量 check_doc_links --all。

2026-10-30 09:22:44 +08:00

wandering1

b25d70e962

feat(屏板): 协议层 sb_proto（帧 A 解析 / 帧 B 组帧 / CRC-16）

批 1 的 1-1：新建 Drivers/BSP/ScreenLink/sb_proto.c/h，纯逻辑、无 HAL 依赖，
可主机侧单测。屏板侧的协议事实源是 DTU-LCD 的 CRC16.c / MODBUS.c / rs485.h。

- CRC-16/MODBUS 用一张 16 位合并表（512 B，与屏板两张 8 位表同量）。可逐项
  验证的关系：s_crc_table[i] == (auchCRCLo[i] << 8) | auchCRCHi[i]——屏板把
  低字节表叫 Hi、高字节表叫 Lo，这正是下面那个字节序陷阱的根源。
- 帧 A 解析：先校 CRC 再看字段。地址/功能码/命令类型不符报 BSP_ERR_PARAM，
  CRC 不符报 BSP_ERR_CRC（调用方据此决定"计数"还是"静默丢"）。RT_CMD 带
  非 0 key 不报错、按 0 收——为这一项丢一帧等于丢一次刷新，代价不对等。
- 帧 B 组帧：普通图（掩码小端）+ LOGO（宽高大端 + 魔数 0x89 0x45），整帧
  4208 B 重写（998 B 填充固定 0x00 且参与 CRC），组完即自校验。
  LOGO 容量按字节数判（((w+7)/8)*h <= 3200）而不是像素数：161x159 只有
  25599 像素，却要 3339 B 才装得下。
- 主机单测 59/59 PASSED（test/host/sb_proto/），覆盖率 74/74 行、6/6 函数。
  其中两条向量是屏板自己算出来的线上字节（01 03 01 00 F0 48 与
  01 03 00 09 31 DE），并按屏板 Check_CRC 的口径反查"它会认这一帧"。
- 双端注册：uvprojx 加 File + IncludePath；模拟器侧走 check_registration.py
  的 MCU-only 豁免（纯逻辑，模拟器无消费路径）。
- Keil 构建 0 错误 0 警告；Code 不变——尚无调用者，链接器按未用节丢弃。

文档侧的 CRC 字节序订正见下一个提交。

2026-10-29 19:17:28 +08:00

2 Commits