wandering1
0f7b5a87fb
登记簿、文档与代码注释里的存量字母加数字编号（N-x / S-x / T-x / E-x / A-x / 卡号） 一律改写为语义短语，净删 2,028 处引用；删除基线与待确认、并行分道方案、排期详述、 采集保护收尾 4 篇（内容已并入 docs/任务规划/README 与登记簿）。 门禁机器与三张账同批重打：check_ids.py 新增变更记录行豁免与第二根护栏 undecidable_total_ceiling；check_test_traceability.py 只加 stdout/stderr UTF-8 reconfigure（TC_RE 未动）；check_cubemx_survival.py 的 --write 固定 newline=LF； id_registry / id_aliases（+19 条 retired-to-phrase）/ id_known_backlog 重打。 test/ 56 个文件同步 TC 标签语义化，其中 18 个 TU 改了 CHECK / printf 里的标签文字， 是本批唯一改变构建产物的文件集合。 为什么合成一笔、不拆四笔（实测撞闸，非偏好）：pre-commit 跑钩子前会 stash 未 staged 部分，拆开后中间提交必然是「新规则 + 旧语料」——实跑可判定 85.15% < 基线 86.00%、 不可判定 1,453 > 上限 1,166，编号门禁直接拦下。编号识别面与它描述的语料只能同码移动。 实跑基线（工作区全量）：754 文件 / 8,230 处编号字面量 / 可判定 7,079 = 86.01% （基线 86.0%，容差 0.1pp）/ 不可判定绝对数 1,151（上限 1,166）/ 校验 1-6 错误级 0 / 告警 = 悬空 2（App/algo/freq.c 的 S2，属 §4.4 同号不同义）+ 孤儿 50。 基线从 84.0 抬到 86.0 的理由见 docs/门禁说明/id-check.md §7.6：本批真删了 2,028 处 引用，可判定面随真实内容上升，不是把分母做小。同批新增排除 docs/硬件平台/ 语料，使 识别面少 264 处——芯片手册位号与网表料号不属编号空间（registry 有 excluded_paths_note）。 ⚠ 余量只剩 0.11pp（约 10 处）与绝对数 15 处：把「可判定的引用」改成散文会立刻撞第二 根护栏。另遗留一项：id_aliases 里 retired 的 N / S / T / A 别名没有 scope（U1~U5 有）， 今后有人新写一个 A-4，校验 3 不会响，只能靠人，建议下批补 scope。 固件不变证据：115 个 .c/.h 剥注释并归一字符串后与 HEAD 逐字节全等，残留代码差异 0； App / Src / Drivers 的字符串字面量零改动。@build 0 错误 0 警告；40/40 主机套件、2,889 断言全通过；覆盖率 line 89.2% / func 92.6%；pre-commit 48 钩子 --all-files 全绿； check_doc_links --all 通过（176 文档，章节引用无法判定 0）；逐字节卫生核过：14 个带 BOM 文件与 HEAD 一致、0 个 CR、0 个 U+FFFD，字符串字面量纯 ASCII。 .cubemx_survival_baseline.json 的 watchdog-module 哈希 56bf27 变 2bb051 属合法： Src/freertos.c 的 USER CODE 区内只有注释文字随编号改写，代码未变。 同批带上体积同码凭证与 RAM 台账行（@build 之后盖戳）：RW_IRAM1 79,008 B / 60.3%， RW_CCM 57,376 B / 87.9%，阈值 92%。
simulator/sim/ — 模拟器平台层
PC 端 LVGL 模拟器的平台适配层：把 MCU 侧的硬件/RTOS 接口替换成 PC 实现， 使 UI 源码（
Drivers/BSP/UI/）与固件共用同一套代码。
文件一览
| 文件 | 替换的 MCU 侧实现 | 作用 |
|---|---|---|
sim_port.c/h |
ui_port.c |
显示/输入移植层：SDL 窗口 → LVGL 显示驱动 + 键鼠/触摸输入 |
net_socket_sim.c |
net_socket.c |
网络 Socket 的 PC 实现（宿主 BSD socket） |
cfg_file_store_sim.c |
cfg_file_store_mcu.c |
配置存储的 PC 后端（宿主堆） |
sim_syslog.c |
sys_log_mcu.c |
日志的 PC 实现（写文件而非 NAND） |
ui_net_sink_backend_sim.c |
ui_net_sink_backend_mcu.c |
推流后端的 PC 实现 |
sim_latency_stub.c |
— | 时延打桩（模拟链路延迟，供测试） |
设计模式
MCU 与模拟器共用核心逻辑，仅后端不同：
共享核心（无分配符号）
├── cfg_file.c（配置引擎）
└── ui_*（LVGL UI）
↓ 后端抽象接口
┌─────────┴─────────┐
MCU 后端（本工程 *_mcu.c） PC 后端（本目录 *_sim.c）
配置引擎后端：MCU = FreeRTOS 堆、模拟器 = 宿主堆，共享核心零分配符号。
相关文档
- 模拟器总说明：
../README.md - UI 架构与移植要点：
docs/UI设计/UI_设计架构.md - 模拟器部署：
docs/UI设计/LVGL模拟器部署与使用说明.md