7efa58d9a1
分两段(用户裁定 2026-11-02):先做地址迁移,再把同类字面量收敛成
单一真源,以后再改地址只动一处。
一、IP 迁移 192.168.1.100 → 192.168.31.100(gw 同步 → .31.1)
- 工厂默认:Drivers/BSP/NETCFG/net_cfg.c 的 NET_CFG_DEF_IP/_GW
- 注释/文档示例、主机与板级测试、台架 py 脚本、两份 sim_config.ini
- 字节序教学点同步换算 hex:0x6401A8C0 → 0x641FA8C0(内存
C0 A8 1F 64),旧版示例引文与历史 Trap 记录按冻结纪律不动
- UI 黄金基准:网口设置 4 态 + shot_info 共 5 张 .bin 由
check_content_pages.py --update 重刷(渲染值 IP 变了,属预期变更)
- 保留判定:客户点表引用(IEC104/继电保护规划)、芯片手册摘录、
日期冻结的变更记录行、已退役台架档案 MDK-ARM/retracted_bench_*
二、单一真源收口(A+B+C+D,用户批准全做)
- 新建 test/host/bench_defaults.py:台架 py 默认值唯一定义点
(DEVICE_IP/DEVICE_GW/PC_IP/NET_BCAST),22 个脚本改为引用;
MDK-ARM 两探针与 scripts/board_ui_nav.py 经 sys.path shim 引入
- test/board/net_test_task.h 新增 TEST_PC_PEER_IP,板测三处
PHASE*_REMOTE_IP 改引该宏(保留 -D 覆盖);Phase1 断言改
memcmp 数组比较,数组各只出现一次
- simulator/tests/check_content_pages.py 从 net_cfg.c 正则解析
NET_CFG_DEF_* 推导期望值(解析失败即报错、不静默兜底),
脚本内台架 IP 字面量清零
- 装饰性注释去具体值(net_cfg.h/net_socket.h/net_socket.c/
net_socket_sim.c);字节序教学 hex 对刻意保留为唯一写值点
- 刻意不动:主机单测夹具 IP(逐文件钉住的任意值是正确测试
实践)、文档正文 IP(那是文档内容本身)
顺带:scripts/gen_task_table.py 规范串清掉「,B5」——编号清退提交
72b4b094 改了受管区没重跑生成器,task-table 门禁因此一直红
验证:产品 @build 0/0;CH395F 套件开关构建 0/0 后还原产品态;
6 套主机单测 rc=0;content_pages(含宏推导路径)/菜单 8 态/
推流位比对全 PASS;bom-drift 99 无漂移;doc-links/coding-standard/
cppcheck 绿;py_compile 23 文件 + --help 冒烟(含 shim 绝对路径)
Drivers/BSP/ — 板级支持包(纯手工自研代码)
本目录全部为手工编写的板级驱动与中间层(非 CubeMX 生成、非第三方库、非 ST HAL)。 每个芯片/子模块一个子目录。改驱动前必读对应模块的 Trap Records(见下)。
子模块一览
| 目录 | 芯片/模块 | 接口 | 职责 | 关键文档 |
|---|---|---|---|---|
CH395F/ |
CH395F 以太网控制器 | SPI2 | 以太网 MAC/PHY 控制器底层驱动 | docs/问题记录/CH395F_Trap_Records.md |
GD5F2GQ5UE/ |
GD5F2GQ5UE SPI NAND | SPI1 | NAND 驱动 + FTL(nand_ftl.c) |
docs/问题记录/GD5F2GQ5UE_Trap_Records.md |
TPAFE5160/ |
TPAFE5160 高精度 ADC | 并行 16 位 | ADC 采样驱动(CONVST/BUSY 时序) | — |
SD2506/ |
SD2506 RTC | I2C | 实时时钟驱动 | docs/问题记录/SD2506_Trap_Records.md |
RS485/ |
RS-485 半双工 | UART5 | 收发方向控制(DE 引脚)+ 时序 | — |
NET/ |
BSD Socket 网络抽象层 | — | Socket API + select + 轻量 FTP 服务器 | docs/网络/(含 Net层阻塞模型架构设计.md) |
NETCFG/ |
网络配置 | — | /config.ini 网络段的加载/保存(旧 NCFG 档已删除,2026-10-10) |
docs/子系统设计/网络配置说明.md |
UI/ |
LVGL UI 组件 | — | 菜单/内容页/组件/中文字体 | docs/UI设计/ |
根级文件
| 文件 | 作用 |
|---|---|
dbg_log.h |
调试日志宏(DBG_INFO 等),编译期开关 |
dbg_cfg.h |
调试配置项 |
app_assert.h |
模块级轻量断言宏(APP_ASSERT):编译期两态裁剪(默认关闭 = 零符号零开销;打开态与 configASSERT 共用同一个失败钩子)。试点见 Drivers/BSP/NET/net_socket.c |
子模块 README
NET/README.md— 网络抽象层(Socket / select / FTP)UI/README.md— LVGL UI 组件
⚠️ 改驱动前必读(踩坑速查)
| 模块 | 陷阱 |
|---|---|
| CH395F | SPI 事务须 ch395f_spi_begin()/end() 包裹;分频系数必须为 8(PCB 约束,勿"优化");快速复连会因事件被读清消费致监听死亡(TRAP-NET-17 已修,E14 复核:非芯片丢事件);上传中止后首笔复连截断(TRAP-NET-18 已修) |
| GD5F2GQ5UE | FatFs 移植版打开模式陷阱(FA_OPEN_APPEND 不含写位);文件名严格 8.3 短名、不得以点开头;f_write 簇分配失败返 FR_OK + 短写,须校验字节数 |
| NET | 就绪屏障位必须 osFlagsNoClear;s_net_errno 已按任务隔离(勿改回全局) |
| 通用 | 自研代码禁用 C 库堆分配(MicroLIB 堆仅 512 B),动态内存只用 pvPortMalloc/vPortFree |
完整平台约束见根
AGENTS.md「平台约束」章,以及各模块的 Trap Records。
相关文档
- 架构全景:
docs/架构设计/项目架构总览.md - 存储栈:
docs/架构设计/STM32F4-Base存储架构说明.md - 测试指南:
docs/测试说明/板级测试/*_Test_Guide.md