wandering1/STM32F4-Base
1
0
Fork 0
Code Issues 29 Pull Requests 1 Actions Packages Projects 2 Releases Wiki Activity

refactor(编号): 采集链分层 L1/L1.5/L2/L2.5/L3/L4/L5 → 语义名（批次 1）

Browse Source 
用户裁定（2026-10-28）：L1/L1.5/L2/L2.5/L3 这套层号「谁能看懂」，改用语义名。
映射（同一批定稿，含 L4/L5）：
  L1   → 语义取数与有效性
  L1.5 → 标定折算
  L2   → 全周傅氏相量
  L2.5 → 测频与遥测快照
  L3   → 保护判据
  L4   → 出口与记录
  L5   → 动作留痕

实测规模：384 站点 / 62 文件（App/algo、App/task、test/host 六个套件、docs/算法、
产品需求、架构总览、启动顺序、ADC 采样节拍、IEC104 上行、采集短板评测、内存管理、
AGENTS.md、README.md、docs/README.md、.pre-commit-config.yaml 与 scripts 里的注释）。

改法（不是全局替换，逐模式有上下文规则）：
- 先吃同位语再落裸词：L1 有效性校验 → 语义取数与有效性校验、L2 相量层 → 全周傅氏
  相量层、L3 保护 → 保护判据、L2.5 遥测快照 → 测频与遥测快照，避免「保护判据保护判据」
  这类重复（第一版就是这么坏掉的，已整体回滚重做）。
- .c/.h 只改注释：先把字符串字面量切出去（引号数为奇数的跨行注释按整行处理），
  C 字符串里的 L2-in ring 之类原样保留——AGENTS 铁律「字符串字面量必须纯 ASCII」。
- 层内条目号（L1-3 / L2-3 这类）**本批不动**，属批次 2；另外三族（UI 菜单层级
  L0~L3、链路延迟分段 L1~L8、CubeMX 防丢失三层）也不动，属批次 3。
- 顺手修的措辞：范围写法 L1~L3 → 「分层（语义取数与有效性 → 保护判据）」、
  CI 段「不含 L1/L2/L3」→「不含采集链分层」、目录地图里同一处并列表述。

验证：@build 0 错 0 警（Code=236456，与改前逐字节同尺寸——纯注释改动）；
内存布局配图已按新脚本重生成（自检通过）；doc-links --all --sections-strict 通过
（195 文档）；mojibake / bom-guard / coding-standard / 新编号门禁自查 全 rc=0；
git diff --check 干净。
This commit is contained in:
Wanderingss
2026-10-28 13:04:02 +08:00
parent 89b6132c1f
commit 593c5d0c84
62 changed files with 292 additions and 292 deletions
Download Patch File Download Diff File Expand all files Collapse all files
docs/算法/继电保护功能复现规划.md
+25 -25
View File
@@ -4,7 +4,7 @@
> **参考来源**：`D:\Code\DTU\参考资料\huaiyuan\huaiyuan\Scatter_P_HV03.01_SV01.01\项目分析文档\04-算法与采样专题\ADC采集至数据使用全流程详解`（同专题另有《项目详细分析-交流采样与有效值计算》《傅氏算法详解》《项目详细分析-阶段6-继电器保护单元分析》）。
> **阅读前提**：先读 `docs/算法/傅氏算法详解.md`（算法原理）与 `docs/硬件平台/ADC通道映射说明.md`（采样通道权威口径）。
> **相关文档**：`docs/产品需求/产品需求设计文档.md`、`docs/任务规划/README.md`、`docs/内存管理/RAM使用分析与优化方案.md`。
> **状态**：**P0 采样与相量底座已台架闭环（2026-10-11）**——L1 采集链路（B1，2026-10-10）、 采样有效性校验与 L2 相量层（`sample_ring` + `phasor`，57 项主机单测 + 台架 `@test` 含 `phasor(first)/phasor(hb)` 标记闭环）均已落地；**P1/P2 保护元件与定值模型软件侧完成（2026-10-11，`prot_set` + `prot_elm`，57 项主机单测）**；**B5 板端接线完成（2026-10-12）**——`protectTask`（20 ms 判据节拍 + 「自检失败闭锁」采样故障闭锁 + 定值校验和巡检，IWDG `TASK_WD_PROTECT` bit8，栈 512 words 静态链 872 B / 余 57%），判据结果经 B4 IEC104 遥信（YX15~23/31）上送；**B7 定值持久化 + 全局软压板 + 竞态收口完成（2026-10-12，含台架腿验证）**；**出口记录（L4）与标准源注入验收为下一步**（见 §7）。
> **状态**：**P0 采样与相量底座已台架闭环（2026-10-11）**——语义取数与有效性采集链路（B1，2026-10-10）、 采样有效性校验与 全周傅氏相量层（`sample_ring` + `phasor`，57 项主机单测 + 台架 `@test` 含 `phasor(first)/phasor(hb)` 标记闭环）均已落地；**P1/P2 保护元件与定值模型软件侧完成（2026-10-11，`prot_set` + `prot_elm`，57 项主机单测）**；**B5 板端接线完成（2026-10-12）**——`protectTask`（20 ms 判据节拍 + 「自检失败闭锁」采样故障闭锁 + 定值校验和巡检，IWDG `TASK_WD_PROTECT` bit8，栈 512 words 静态链 872 B / 余 57%），判据结果经 B4 IEC104 遥信（YX15~23/31）上送；**B7 定值持久化 + 全局软压板 + 竞态收口完成（2026-10-12，含台架腿验证）**；**出口记录（出口与记录）与标准源注入验收为下一步**（见 §7）。
---
@@ -38,7 +38,7 @@
| 已实现子系统 | 网络（CH395F）、存储（GD5F2GQ5UE SPI NAND + dhara FTL + FatFs）、时间（SD2506 RTC + `sys_clock`）、配置（cfg_file）、日志、UI（远端显示）、看门狗（IWDG）、FTP |
| 采样硬件 | TPAFE5160（16 位、8 通道**同步**、±5 V 双极性、并行 `GPIOG[15:0]`）+ STM32 内部 ADC1（12 位、9 通道**顺序**扫描、0~3.3 V 单极性） |
| 采样软件 | `Drivers/BSP/TPAFE5160/tpafe5160.h` 驱动就绪（原子快照 API）；`App/task/adc_task.c` **已实现真实消费者（B1，2026-10-10）**——`tpafe5160_snapshot()` 取数 + 帧统计；**采样节拍由 TIM3 更新事件（1 kHz）硬件触发**（2026-10-10；同一事件经 TRGO 触发 ADC1 + DMA）；STM32 侧 **`App/algo/adc_input.c` 已实现语义映射 + ADC1 DMA 乒乓帧消费（「STM32 ADC1 启动与扫描」，v2.0）**，`HAL_ADC_Start_DMA` 已出现 |
| 保护算法层 | **L2 相量层已实现并台架闭环**（`App/algo/sample_ring.c` + `phasor.c`：全周傅氏 5 实例、双区交换、每 1 ms 刷新，2026-10-11 `@test`）；**L3 元件框架 + 过流/过负荷/过压/欠压/零序过压 + 定值模型软件侧完成**（`prot_elm.c` + `prot_set.c`，2026-10-11，57 项主机单测）；**出口 / SOE 记录仍缺失**（P4） |
| 保护算法层 | **全周傅氏相量层已实现并台架闭环**（`App/algo/sample_ring.c` + `phasor.c`：全周傅氏 5 实例、双区交换、每 1 ms 刷新，2026-10-11 `@test`）；**保护判据元件框架 + 过流/过负荷/过压/欠压/零序过压 + 定值模型软件侧完成**（`prot_elm.c` + `prot_set.c`，2026-10-11，57 项主机单测）；**出口 / SOE 记录仍缺失**（P4） |
| 已知硬件缺陷 | 登记簿条目「双转换器无共同采样触发」：8 路电气量分属两片转换器 → V0.1 上禁止跨转换器做相位/功率/矢量运算 |
### 1.3 复现范围界定
@@ -183,13 +183,13 @@
| 层 | 职责 | 参考对应 | 本项目落点（拟） |
| --- | --- | --- | --- |
| **L0 采样驱动** | 触发转换、读出原始码值 | AD 芯片 + 总线 | `Drivers/BSP/TPAFE5160/` + STM32 ADC1 HAL |
| **L1 采集与预处理** | 快照取数、语义映射、标定、有效性校验、等周波调频、零序接入 | `DataPreRecv` / `RealDataMerge` / `CalSoftFr` / `GetZoreSamData` | `adc_task` + `App/algo/`（拟） |
| **L2 相量计算** | 全周傅氏基波/谐波、线/负序/零序合成、双区交换 | `CalFFTVecFull` / `CalfLineVec` / `CalfNegVec` | `App/algo/`（拟） |
| **L3 保护元件** | 各保护判据（过流/零序/过压/频率/…） | `RelayUnit/PRS_*.c` | `App/protect/`（拟） |
| **L4 出口与信号** | 跳闸/告警出口、信号灯 | `TripKO` / KO | `App/protect/` + BSP 出口驱动 |
| **L5 记录与上送** | SOE/动作记录、UI 显示、遥测上送 | 记录模块 + 通信 | `App/log/` + `Drivers/BSP/UI/` + `App/protocol/` |
| **语义取数与预处理** | 快照取数、语义映射、标定、有效性校验、等周波调频、零序接入 | `DataPreRecv` / `RealDataMerge` / `CalSoftFr` / `GetZoreSamData` | `adc_task` + `App/algo/`（拟） |
| **全周傅氏相量计算** | 全周傅氏基波/谐波、线/负序/零序合成、双区交换 | `CalFFTVecFull` / `CalfLineVec` / `CalfNegVec` | `App/algo/`（拟） |
| **保护判据元件** | 各保护判据（过流/零序/过压/频率/…） | `RelayUnit/PRS_*.c` | `App/protect/`（拟） |
| **出口与记录与信号** | 跳闸/告警出口、信号灯 | `TripKO` / KO | `App/protect/` + BSP 出口驱动 |
| **动作留痕记录与上送** | SOE/动作记录、UI 显示、遥测上送 | 记录模块 + 通信 | `App/log/` + `Drivers/BSP/UI/` + `App/protocol/` |
> **分层原则**：L1 只做"数"（码值→工程量），L2 只做"相量"（工程量→复相量），L3 只做"判据"（相量 + 定值→布尔），L4/L5 只做"动作与留痕"。**算法与 I/O 分离**，使 L2/L3 成为主机侧单元测试（L0.5）的天然适格对象（落实 `docs/任务规划/测试与架构专项.md`「采集链路测试可验证性约束」）。
> **分层原则**：语义取数与有效性只做"数"（码值→工程量），全周傅氏相量只做"相量"（工程量→复相量），保护判据只做"判据"（相量 + 定值→布尔），出口与记录/动作留痕只做"动作与留痕"。**算法与 I/O 分离**，使 全周傅氏相量/保护判据成为主机侧单元测试（L0.5）的天然适格对象（落实 `docs/任务规划/测试与架构专项.md`「采集链路测试可验证性约束」）。
### 2.2 任务与中断模型（映射到 STM32F4 + FreeRTOS）
@@ -234,7 +234,7 @@
> 每项给出：**功能点 / 关键参数 / 完成判据**。状态列 ⬜ 未实现。
### 3.1 L1 采集与预处理
### 3.1 语义取数与预处理
| 功能名 | 关键参数 | 完成判据 | 状态 |
| --- | --- | --- | --- |
@@ -248,9 +248,9 @@
| 零序通道接入（外部专用 / 自产切换） | 外部 `UN`/`IN`；自产 `3I0 = Ia+Ib+Ic`（V0.2 起） | 零序通道可切换来源，值正确 | ⬜ |
| 二次谐波/五次谐波提取入口 | k=2（涌流）、k=5（选线） | 相量层可产出对应谐波相量 | ✅ 2026-10-11：`phasor.c` 实例表 `C04-IA-F2`（k=2）/ `C05-IA-F5`（k=5）随每拍重算产出，台架心跳日志 `phasor(hb) C04/C05` 行可见（`boot_log_data/20261011_prod_phasor_boot_log.txt`）；谐波**抑制/提取正确性**已由主机单测覆盖（`test/host/phasor/`） |
> ⚠️ **「双转换器无共同采样触发」约束**：「通道语义映射」中 `UA/UN/IA` 在 TPAFE、`UB/UC/IB/IC/IN` 在 STM32 ADC。V0.1 上 L1 只做**逐通道独立监视**，不得假设同族量同刻（`UA` 与 `UB` 无共同采样触发）。
> ⚠️ **「双转换器无共同采样触发」约束**：「通道语义映射」中 `UA/UN/IA` 在 TPAFE、`UB/UC/IB/IC/IN` 在 STM32 ADC。V0.1 上 语义取数与有效性只做**逐通道独立监视**，不得假设同族量同刻（`UA` 与 `UB` 无共同采样触发）。
### 3.2 L2 相量计算
### 3.2 全周傅氏相量计算
| 功能名 | 关键参数 | 完成判据 | 状态 |
| --- | --- | --- | --- |
@@ -260,7 +260,7 @@
| 相位输出 | `φ = atan2(fIm, fRe)` | 相位误差 ≤ 目标值 | ✅ 2026-10-11（链路级）：`fRe/fIm` 常驻双区、每拍产出，φ 由消费侧 `atan2f` 现算（不常驻结构体，见 `docs/算法/采集与算法层设计说明.md` §6）；单测覆盖相位；**目标值待产品定义 + 标准源复核** |
| 线/负序/零序合成 | 线电压 `Uab=Ua−Ub` 等；负序 `3U2`/`3I2`；零序 `3U0`/`3I0` | 合成相量可复用于保护元件（**V0.1 仅同转换器内可合成**，见 §1.6） | ⬜ **V0.1 不适用**：跨转换器合成被「双转换器无共同采样触发」禁止；零序走**外部专用通道** `UN`/`IN`（§6.4），无需自产 → 随 V0.2 启用 |
| 每 1 ms 滑动窗刷新 | 每来新点，窗滑动一格、20 点重算（暴力法） | 相量每拍更新 | ✅ 2026-10-11：`sample_ring` 40 点环 + `phasor_run()` 每拍整窗重算（仅 `r==1` 新帧压环，P0 修复）；台架 `ring` 随 `frames` 同步递增、`idle=0` |
| 双区指针原子交换 | 计算区/使用区切换 | 保护元件读使用区，无撕裂 | ✅ 2026-10-11：`s_zone[2][5]` + 单字节 `volatile` 切换（Cortex-M 原子）；单测覆盖双区交换；为独立 L3 任务预留无锁读 |
| 双区指针原子交换 | 计算区/使用区切换 | 保护元件读使用区，无撕裂 | ✅ 2026-10-11：`s_zone[2][5]` + 单字节 `volatile` 切换（Cortex-M 原子）；单测覆盖双区交换；为独立 保护判据任务预留无锁读 |
| 遥测谐波轨（可选） | k=1~9，方和根 `√(ΣHk²)` | 与基波轨并行，供 UI/上送 | ⬜ |
> **双轨有效值**：保护要"基波有效值 + 相位"（抗衰减直流、抗谐波误动）；计量/遥测要"真有效值"（谐波方和根）。两者**不可混用**——这是参考系统 `CN_ANA_VEC_SQRT=FALSE` 与遥测谐波轨并存的根本原因。
@@ -269,7 +269,7 @@
> **本表状态列口径**（2026-10-11 更新）：「全周傅氏系数表」~「相位输出」/「每 1 ms 滑动窗刷新」/「双区指针原子交换」已**实现 + 主机单测（57 用例）+ 台架 `@test` 闭环**——闭环命令 `run_boot_test.py --required "...;phasor(first);phasor(hb)" --require-order "App init OK>phasor(first)>phasor(hb)"`，证据 `boot_log_data/20261011_prod_phasor_boot_log.txt`（`fw build` 身份戳匹配、回读一致、锚点 ×1、零 `[ERR]`）。⚠ **幅值/相位精度判据（标准源）在无信号源台架上不可达**（同 §7.1 无示波器口径），且「通道标定（一次系数 + 零漂）」标定未实现 → 现读数为**原始码值**，只证明链路通；精度复核排在标定之后。「线/负序/零序合成」随 V0.2（双转换器无共同采样触发），「遥测谐波轨（可选）」可选项未做。
### 3.3 L3 保护元件
### 3.3 保护判据元件
采用参考系统的**统一接口模式**：每元件一个 `tagPRS_XXX` 配置结构（定值号、模拟通道号、KI/KO、标志位、校验和）+ `Init` / `Main`（判据）/ 出口函数。
@@ -277,7 +277,7 @@
| 元件 | 判据要点 | 关键定值 | 状态 |
| --- | --- | --- | --- |
| 三段式相间过流 | 相电流基波 > 定值，经延时出口；返回系数滞回 | Ⅰ/Ⅱ/Ⅲ 段电流 + 延时 | 🔶 2026-10-11 主机实现：`App/algo/prot_elm.c` 通用"滞回+定时限"核 + `prot_set.c` 定值（Ⅰ/Ⅱ/Ⅲ 段，A 相 `IA`），单测 27 用例含 1.01× 启动/100 ms 到点/滞回保持/返回释放；**板端接线已落地（B5，2026-10-12：protectTask 20 ms 节拍，动作经 104 YX16~18 上送）**；出口（L4）待做 |
| 三段式相间过流 | 相电流基波 > 定值，经延时出口；返回系数滞回 | Ⅰ/Ⅱ/Ⅲ 段电流 + 延时 | 🔶 2026-10-11 主机实现：`App/algo/prot_elm.c` 通用"滞回+定时限"核 + `prot_set.c` 定值（Ⅰ/Ⅱ/Ⅲ 段，A 相 `IA`），单测 27 用例含 1.01× 启动/100 ms 到点/滞回保持/返回释放；**板端接线已落地（B5，2026-10-12：protectTask 20 ms 节拍，动作经 104 YX16~18 上送）**；出口（出口与记录）待做 |
| 三段式零序过流 | 零序电流 > 定值，经延时出口 | Ⅰ/Ⅱ/Ⅲ 段零序电流 + 延时 | ⬜（双转换器无共同采样触发：`IN` 走 STM32，V0.2 使能；框架已就绪，加实例表一行即可） |
| 过负荷 | 相电流 > 定值，告警/跳闸可整定 | 过负荷电流 + 延时 | 🔶 同「三段式相间过流」（`OL-IA` 实例，默认告警不跳闸；板端接线随 B5 落地，YX23 上送） |
| 过压 / 欠压 | 相/线电压越限，经延时出口 | 过压定值、失压定值 + 延时 | 🔶 同「三段式相间过流」（`OV-UA`/`UV-UA`，欠量方向单测覆盖；沿用参考告警段 0x8027/0x8029） |
@@ -305,7 +305,7 @@
> **V0.1 可行性**：上表按元件类型分组，但**V0.1 上能否闭环**取决于通道（见 **§1.6**）——核心集中 `IA`/`UA`/`UN` 可做（A 相过流、过负荷、过压/欠压、零序过压），**三段式零序过流与 B/C 相过流本期不可做**（`IN`/`IB`/`IC` 削顶）；扩展集「涌流制动」~「无压/无流闭锁」多依赖三相，本期**建接口不使能**。
### 3.4 L4 出口与记录
### 3.4 出口与记录
| 功能名 | 说明 | 状态 |
| --- | --- | --- |
@@ -316,7 +316,7 @@
| 动作记录 | 保护动作/返回记录，落 `/log/soe.log` | ✅（B9，2026-10-12：六类边沿全覆盖——元件动作/复归、软压板投/退、采样数据块/恢复；protectTask 只投递（SPSC 环，post 禁 DBG），defaultTask `syslog_drain()` 落盘，动作路径无 NAND I/O） |
| 故障录波（可选） | 4000 Hz 内部节拍预留 | ⬜ |
### 3.5 L5 自检与闭锁
### 3.5 动作留痕自检与闭锁
| 功能名 | 说明 | 状态 |
| --- | --- | --- |
@@ -470,11 +470,11 @@
| 阶段 | 名称 | 内容 | 前置 | 里程碑 |
| --- | --- | --- | --- | --- |
| **P0** | 采样与相量底座 | B1（周期 CONVST + `adcTask` 消费 + 建任务 + 栈预算）+ L1 + L2 | B0 + B1 ✅ | 每 1 ms 产出正确的基波相量 —— **✅ 2026-10-11 台架闭环**（「采样有效性校验」同日落地 ✅；「通道标定（一次系数 + 零漂）」标定 / 「等周波采样（软件测频 + 调频闭环）」等周波为 P0 遗留项，精度复核依赖标准源） |
| **P0** | 采样与相量底座 | B1（周期 CONVST + `adcTask` 消费 + 建任务 + 栈预算）+ 语义取数与有效性 + 全周傅氏相量 | B0 + B1 ✅ | 每 1 ms 产出正确的基波相量 —— **✅ 2026-10-11 台架闭环**（「采样有效性校验」同日落地 ✅；「通道标定（一次系数 + 零漂）」标定 / 「等周波采样（软件测频 + 调频闭环）」等周波为 P0 遗留项，精度复核依赖标准源） |
| **P1** | 基础保护元件 | **V0.1 有效子集**：过流（A 相，`IA`）、过负荷（A 相）+ 定值模型；B/C 相过流**建接口不使能** | P0 | 标准源注入 A 相可正确动作 —— 🔶 **软件侧 2026-10-11 完成**（`prot_set` 定值模型 30 用例 + `prot_elm` 元件框架/过流三段/过负荷 27 用例，主机全绿）；**板端接线已落地（B5，2026-10-12：protectTask + IWDG bit8 + 栈核算 + 104 YX 上送）**；标准源注入验收待做 |
| **P2** | 电压/频率类保护 | 过压/欠压（`UA`）、过频/低频、零序过压（`UN`） | P0 | 电压/频率越限正确动作 —— 🔶 过压/欠压/零序过压随 P1 同批主机完成（同框架实例）；过频/低频 ✅ **B8 已落地（2026-10-12）**：freq 层（自适应窗，扫频最坏 0.0101 Hz）+ OF/UF 实例；出口独立遥信点与注入验收归 B10 |
| **P3** | 异常检测与闭锁 | L5 自检闭锁、采样通道自检；三相类（涌流/PT·CT 断线/母线接地）**建接口不使能** | P1/P2 | 自检失败闭锁；未使能元件不误动 |
| **P4** | 出口、记录与定值集成 | L4 出口与记录、§5 定值模型落 cfg_file、UI 显示、上送 | P1 | 动作出口 + SOE 记录 + UI 显示闭环（**定值持久化 + 软压板 + 竞态收口 = B7 完成 2026-10-12，台架腿已验 ✅**；**SOE/动作记录 = B9 完成 2026-10-12 ✅**：protectTask 边沿→SPSC 环→defaultTask 落盘 `/log/soe.log`，protectTask 静态链 872 B 不变，自发 YX 上送 M_SP_TB_1 带时标；出口继电器「跳闸出口（KO）」~「出口自检」仍 ⬜——V0.1 无出口硬件，跳闸维持否定确认 R7 口径） |
| **P3** | 异常检测与闭锁 | 动作留痕自检闭锁、采样通道自检；三相类（涌流/PT·CT 断线/母线接地）**建接口不使能** | P1/P2 | 自检失败闭锁；未使能元件不误动 |
| **P4** | 出口、记录与定值集成 | 出口与记录、§5 定值模型落 cfg_file、UI 显示、上送 | P1 | 动作出口 + SOE 记录 + UI 显示闭环（**定值持久化 + 软压板 + 竞态收口 = B7 完成 2026-10-12，台架腿已验 ✅**；**SOE/动作记录 = B9 完成 2026-10-12 ✅**：protectTask 边沿→SPSC 环→defaultTask 落盘 `/log/soe.log`，protectTask 静态链 872 B 不变，自发 YX 上送 M_SP_TB_1 带时标；出口继电器「跳闸出口（KO）」~「出口自检」仍 ⬜——V0.1 无出口硬件，跳闸维持否定确认 R7 口径） |
| **P5** | 方向/功率类（延后） | 「方向元件 / 功率方向」方向元件等 | V0.2 硬件 / 子板计量 | 跨转换器相位一致后实现 |
> ⚠️ **V0.1 硬件裁剪**（2026-10-10，详见 §1.6）：V0.1 上只有 TPAFE 三路（`UA`/`UN`/`IA`）测量有效。故 **P0 骨架全做**（与通道无关），**P1/P2 只做有效通道子集**——A 相过流、A 相过负荷、过压/欠压、零序过压、过频/低频；**三相过流（B/C 相）、零序过流、方向/功率类、PT/CT 断线**依赖 V0.2 硬件（修复「双转换器无共同采样触发」+ 中点偏置），本期**建接口不使能**。
@@ -513,8 +513,8 @@ B0 产品定义 ✅（2026-10-10 已确认，见 §1.5）
| --- | --- | --- |
| L0 静态 | 代码规范、文档链接、体积 | pre-commit 钩子（`cppcheck` / `doc-links` / `mem-numbers`） |
| L0.5 主机单测 | 傅氏相量、定值解析、保护判据（**算法与 I/O 分离**后天然适格） | `test/host/<模块>/run_unit_test.py`（MSVC 离线编译真实源文件，参考 `test/host/cfg_file/run_unit_test.py`） |
| L1 板端套件 | 采样/相量/保护元件 | `test/run_all_suites.py` 板端套件 |
| L2/L3 台架 | 标准源注入、动作出口、时序 | 台架闭环（COM6 @115200） |
| 语义取数与有效性板端套件 | 采样/相量/保护元件 | `test/run_all_suites.py` 板端套件 |
| 全周傅氏相量/保护判据台架 | 标准源注入、动作出口、时序 | 台架闭环（COM6 @115200） |
### 8.2 `docs/任务规划/测试与架构专项.md`「采集链路测试可验证性约束」落实
@@ -603,14 +603,14 @@ B0 产品定义 ✅（2026-10-10 已确认，见 §1.5）
| 2026-10-10 | 恢复被外部工具回写的旧稿 | 文件曾被外部格式化工具回写为旧稿：**§1.5/§1.6/§5 丢失、§10 混入 66 组下划线（u）标签、表格被填充对齐**。本次按权威来源重建 §1.5/§1.6、补齐 **§5 定值参数模型**，清除全部下划线标签并把表格压回仓库紧凑风格；内容与 §1.3/§3.3/§6.4/§7/§9 的定稿一致 |
| 2026-10-10 | **B1 落地：ADC 采集链路实现** | `App/task/adc_task.c` 由空桩转为真实消费者——每 1 ms 触发 `tpafe5160_start_conv_irq()` + `tpafe5160_snapshot()` 原子取数 + 帧统计 + 每 10 s 心跳日志；`Src/freertos.c` 手工创建 `adcTask`（512 words / Normal，落 `USER CODE` 保护区）+ 纳入 IWDG 必需掩码（`TASK_WD_ADC`，`0x37`→`0x77`）。§1.4 采样软件行、§1.4 依赖表 B1 行、§3.2 任务表（L1-1/L1-2）、§4 栈预算行、§7.1 P0 行同步更新。⚠ 本阶段为**任务周期软触发**（`osDelayUntil`）；硬件定时器 1 kHz 触发为后续。同日 `@test` 实机闭环 PASS（`frame_seq` 严格 1000 Hz 递增、`idle=0`、`frst_err=0`、栈峰值 496/2048） |
| 2026-10-10 | **1 kHz 硬件定时器触发（TIM6）** | 采样节拍由任务周期软触发改为 **TIM6 更新中断（1 kHz）**：`Src/main.c` 的 `HAL_TIM_PeriodElapsedCallback` 加 TIM6 分支触发 `tpafe5160_start_conv_irq()`（`USER CODE` 区）；`app_main.c` 用 `HAL_TIM_Base_Start_IT(&htim6)` 替换单次触发（在 `tpafe5160_init()` 之后）；`adc_task.c` 退化为**纯消费者**（1 ms 轮询仅作消费节奏）。§1.2 采样软件行、§3.2 L1-1 同步。详见 `docs/子系统设计/ADC采样节拍设计说明.md` |
| 2026-10-10 | **L1-3/L1-4 落地：STM32 ADC1 扫描 + 语义映射** | 新增 `App/algo/adc_input.c/h`（L1 采集层）：① `k_adc_map[]` **语义通道表**（`UA/UN/IA`→TPAFE `buf[6]/[5]/[2]`，`UB/UC/IB/IC/IN/TEMP`→ADC1 `CH14/3/6/1/2/5`）+ `adc_input_desc()`/`adc_input_raw()` **按语义取数**；② `stm32_scan()` STM32 ADC1 9 通道软件触发顺序扫描（`HAL_ADC_Start` + 逐通道 `PollForConversion`/`GetValue`）；③ `adc_input_poll()` 统一"TPAFE 快照 + STM32 扫描"。`adc_task.c` 取数改走本层（首帧日志补全 8 路 + 温度、心跳增 `adc1_rc`/`adc1_err`）；`app_main.c` 在 `tpafe5160_init()` 后调 `adc_input_init()`（含**映射自检**：STM32 映射通道必落在扫描序列内，失败记 `SYSLOG_SELFTEST`）；Keil 工程挂 `adc_input.c` 并加 `../App/algo` 包含路径。§1.2 采样软件行、§3.1 L1-3/L1-4 同步。`@build` 0 错 0 警；台架 `@test` PASS（`ADC input layer init: OK`、`adc1_rc=0`/`adc1_err=0`、`seq` 仍 1000.0 Hz、`adc` 栈峰值 528→584 B、回读一致、零 `[ERR]`/HardFault），证据 `测试说明/boot_log_data/20261010_prod_adc_l1_boot_log.txt` |
| 2026-10-10 | **L2 相量层落地 + L2-2 实例数口径对齐** | 新增 `App/algo/sample_ring.c/h`（L2 输入：按语义通道保存 2 周波 = 40 点环缓冲，整帧写后统一推进写指针）与 `App/algo/phasor.c/h`（L2 核心：全周傅氏单频 DFT，N = 20；系数表**离线预乘 √2/N** → `fAmSQ` 直接为**有效值**；计算区/使用区**双区原子切换**；实例表 `k_inst[]` 数据驱动）；主机侧单测 `test/host/phasor/` **57 用例全绿**（`phasor-unit-test` 钩子）。**§3.2 L2-2 行口径对齐**：参考项目为 **4 个实例**，本项目按 V0.1 有效通道展开为 **5 个**（`C01-IA-F1`/`C02-UA-F1`/`C03-UN-F1`/`C04-IA-F2`/`C05-IA-F5`），已加注说明 4 → 5 的来历；§4.3 相量区 RAM 行同步为 5 实例。⚠ §3.2 的 L2 各点状态**仍标 ⬜**——实现与主机单测已完成，但**台架 `@test` 闭环未做**，且 L2-3 的完成判据（标准源读数 = 设定有效值）在无信号源台架上不可达，故不置 ✅（口径见 §3.2 表下注） |
| 2026-10-10 | **L1-3/L1-4 落地：STM32 ADC1 扫描 + 语义映射** | 新增 `App/algo/adc_input.c/h`（语义取数与有效性层）：① `k_adc_map[]` **语义通道表**（`UA/UN/IA`→TPAFE `buf[6]/[5]/[2]`，`UB/UC/IB/IC/IN/TEMP`→ADC1 `CH14/3/6/1/2/5`）+ `adc_input_desc()`/`adc_input_raw()` **按语义取数**；② `stm32_scan()` STM32 ADC1 9 通道软件触发顺序扫描（`HAL_ADC_Start` + 逐通道 `PollForConversion`/`GetValue`）；③ `adc_input_poll()` 统一"TPAFE 快照 + STM32 扫描"。`adc_task.c` 取数改走本层（首帧日志补全 8 路 + 温度、心跳增 `adc1_rc`/`adc1_err`）；`app_main.c` 在 `tpafe5160_init()` 后调 `adc_input_init()`（含**映射自检**：STM32 映射通道必落在扫描序列内，失败记 `SYSLOG_SELFTEST`）；Keil 工程挂 `adc_input.c` 并加 `../App/algo` 包含路径。§1.2 采样软件行、§3.1 L1-3/L1-4 同步。`@build` 0 错 0 警；台架 `@test` PASS（`ADC input layer init: OK`、`adc1_rc=0`/`adc1_err=0`、`seq` 仍 1000.0 Hz、`adc` 栈峰值 528→584 B、回读一致、零 `[ERR]`/HardFault），证据 `测试说明/boot_log_data/20261010_prod_adc_l1_boot_log.txt` |
| 2026-10-10 | **全周傅氏相量层落地 + L2-2 实例数口径对齐** | 新增 `App/algo/sample_ring.c/h`（全周傅氏相量输入：按语义通道保存 2 周波 = 40 点环缓冲，整帧写后统一推进写指针）与 `App/algo/phasor.c/h`（全周傅氏相量核心：全周傅氏单频 DFT，N = 20；系数表**离线预乘 √2/N** → `fAmSQ` 直接为**有效值**；计算区/使用区**双区原子切换**；实例表 `k_inst[]` 数据驱动）；主机侧单测 `test/host/phasor/` **57 用例全绿**（`phasor-unit-test` 钩子）。**§3.2 L2-2 行口径对齐**：参考项目为 **4 个实例**，本项目按 V0.1 有效通道展开为 **5 个**（`C01-IA-F1`/`C02-UA-F1`/`C03-UN-F1`/`C04-IA-F2`/`C05-IA-F5`），已加注说明 4 → 5 的来历；§4.3 相量区 RAM 行同步为 5 实例。⚠ §3.2 的 全周傅氏相量各点状态**仍标 ⬜**——实现与主机单测已完成，但**台架 `@test` 闭环未做**，且 L2-3 的完成判据（标准源读数 = 设定有效值）在无信号源台架上不可达，故不置 ✅（口径见 §3.2 表下注） |
| 2026-10-10 | **L1-1/L1-3 节拍源与搬运方式升级（v2.8）** | 节拍源 **TIM6 → TIM3**（更正硬事实：F4 上 ADC1 的外部触发清单里没有 TIM6/TIM7 TRGO，只接 DAC），TIM3 更新事件同时触发 TPAFE CONVST 与（经 TRGO）ADC1 一轮 9 通道；L1-3 由"软件触发 + 逐通道轮询"改为 **DMA2_Stream4 循环搬运 + 乒乓双缓冲**，`stm32_scan()` → `stm32_take()`，单拍 `adcp` **122 µs → 8 µs**。§1.4 采样软件行、§3.2 L1-1/L1-3/L1-4 同步。完整设计与实测见 `docs/子系统设计/ADC采样节拍设计说明.md` §11 |
| 2026-10-11 | **L2 台架闭环：P0 收尾** | `@build` 0 错 0 警 → `@test` 闭环把 `phasor(first)`/`phasor(hb)` 列为 Required 并校验顺序 `App init OK>phasor(first)>phasor(hb)`（⚠ `net init: OK` **不在**该序内——adcTask 与 netTask 并行，`phasor(first)` ≈+500 ms 早于 `net init: OK` ≈+574 ms 属正常）→ **PASS**：5 实例相量开机即产出、心跳 5 实例持续刷新、`frames` 每 10 s +10000（1000.0 Hz）、`idle=0`、`frst_err=0`、`adc1_err=0`、`adc1_hw=0`、`fw build` 身份戳匹配、回读一致、锚点 ×1、零 `[ERR]`/HardFault；证据 `boot_log_data/20261011_prod_phasor_boot_log.txt`。栈复测：adcTask 静态 832 B / 实测峰值 **928/2048（余 54%）**，7 任务全 PASS（`docs/内存管理/RAM使用分析与优化方案.md` §2.3 已同步）。§3.1 L1-9 置 ✅（`C04-IA-F2`/`C05-IA-F5` 台架产出）；§3.2 L2-1~L2-4/L2-6/L2-7 置 ✅（精度判据保留"待标准源"注），**L2-5 更正为"V0.1 不适用、随 V0.2"**（跨转换器合成被 N-18 禁止、零序走外部专用通道——原表下注"L2-1~L2-7 实现完成"对 L2-5 系误记）；§7.1 P0 里程碑置 ✅（遗留 L1-5/L1-6/L1-7）。下一步 = **P1**（A 相过流/过负荷 + 定值模型）与 **L1-6 采样有效性校验** |
| 2026-10-11 | **全周傅氏相量台架闭环：P0 收尾** | `@build` 0 错 0 警 → `@test` 闭环把 `phasor(first)`/`phasor(hb)` 列为 Required 并校验顺序 `App init OK>phasor(first)>phasor(hb)`（⚠ `net init: OK` **不在**该序内——adcTask 与 netTask 并行，`phasor(first)` ≈+500 ms 早于 `net init: OK` ≈+574 ms 属正常）→ **PASS**：5 实例相量开机即产出、心跳 5 实例持续刷新、`frames` 每 10 s +10000（1000.0 Hz）、`idle=0`、`frst_err=0`、`adc1_err=0`、`adc1_hw=0`、`fw build` 身份戳匹配、回读一致、锚点 ×1、零 `[ERR]`/HardFault；证据 `boot_log_data/20261011_prod_phasor_boot_log.txt`。栈复测：adcTask 静态 832 B / 实测峰值 **928/2048（余 54%）**，7 任务全 PASS（`docs/内存管理/RAM使用分析与优化方案.md` §2.3 已同步）。§3.1 L1-9 置 ✅（`C04-IA-F2`/`C05-IA-F5` 台架产出）；§3.2 L2-1~L2-4/L2-6/L2-7 置 ✅（精度判据保留"待标准源"注），**L2-5 更正为"V0.1 不适用、随 V0.2"**（跨转换器合成被 N-18 禁止、零序走外部专用通道——原表下注"L2-1~L2-7 实现完成"对 L2-5 系误记）；§7.1 P0 里程碑置 ✅（遗留 L1-5/L1-6/L1-7）。下一步 = **P1**（A 相过流/过负荷 + 定值模型）与 **L1-6 采样有效性校验** |
| 2026-10-11 | **L1-6 采样有效性校验落地** | 新增 `App/algo/adc_health.c/h`（**纯逻辑判定层**，零平台依赖免桩单测）：① 静默——两侧帧序号连续 ≥100 ms 无前进（电平位，可自愈；`adc_health_flags()` 为 L5-4 闭锁预留）；② 丢帧——TPAFE 序号一次前进 >1 计 `tgap`（与 STM32 侧 `adc1_gap` 对称，边沿事件不告警——消费者超拍是已知现象，告警会淹没真故障）；③ 单调性——序号倒退锁存位；④ 错误增量——FRSTDATA / HAL 错误回调 / STM32 停摆计数增量（事件位与锁存位**编号对齐**，消费者按位图"每类每次开机留痕一次"）。`adc_task.c` 只做告警编排：严重事件/上升沿 `DBG_ERROR` + `SYSLOG_SELFTEST`（"adc sampling fault"），下降沿 `DBG_INFO`，心跳行增 `tgap`。主机单测 `test/host/adc_health/` **31 用例全绿**（100 ms 门限两侧、tick 回绕、边沿语义、NULL 守卫、init 幂等；`adc-health-unit-test` 钩子登记）。台架 `@test` PASS：零 `[ERR]`（健康不误报）、`tgap=1→2` 与 `adc1_gap` 同步可见、`frames` 1000.0 Hz；证据 `boot_log_data/20261011_prod_adc_health_boot_log.txt`。⚠ **抬栈**：`adc_health_report`→`syslog_post` 控制台回显尾使 adcTask 静态最坏链 832→**1080 B**（512 words 余 968 B < 1024 B 底线）→ **512→640 words**，复测余 **1480 B / 57%**、堆 min_ever 7152→6640 B（AGENTS 任务表 / `docs/内存管理/RAM使用分析与优化方案.md` §2.3 已同步）。§3.1 L1-6 置 ✅ |
| 2026-10-11 | **P1/P2 软件侧：定值模型 + 保护元件框架** | 新增 `App/algo/prot_set.c/h`（**定值模型**：Q10 定点与参考 2^10 口径一致；31 项元数据表**通讯地址逐项对照参考 `Comm/Pub/Const_CommSetPara.c`**——过流 Ⅰ/Ⅱ/Ⅲ = 0x8856~0x8861、过负荷 = 0x8871~0x8874、零序过压 = 0x888E~0x8890、过压/欠压沿用告警段 0x8027~0x802A；范围校验 + 整表装载 all-or-nothing + **sum32 正/反码封存自检闭锁**（参考 `dwTagSum/dwTagSumN` 模式，L5-1）；⚠ 默认值/范围为**拟定**，参考 EEPROM 出厂表不在本仓库，待对照修订）+ `App/algo/prot_elm.c/h`（**元件框架**：通用"越限 + 返回系数滞回 + 定时限"核，数据驱动实例表 7 行 = OC1/OC2/OC3/OL（IA）+ OV/UV（UA）+ 3U0（UN）；`prot_elm_eval()` 纯判据可主机单测，`prot_elm_run()` 为 phasor→测量薄适配（相量未就绪整拍跳过）；定值闭锁 → 全元件复位）。主机单测 `test/host/prot_set/`（30 用例）+ `test/host/prot_elm/`（27 用例：1.01× 启动 / 100 ms 到点 / 滞回保持与释放 / 欠量方向 / 投退 / 闭锁联动 / 时基回绕）全绿，钩子 `prot-set-unit-test` / `prot-elm-unit-test` 登记。`@build` 0 错 0 警（**未接线 → 链接器整对象移除，零 Flash/RAM 足迹**）；板端接线随 protectTask 立项（栈预算 + IWDG 门禁），标准源注入验收随其后。§3.3 L3-1/3/4/6 置 🔶、L3-2/5 注明框架就绪待通道/频率算法；§3.5 L5-1/2/4 置 🔶；§5.4 落实进度注 |
| 2026-10-12 | **B5 板端接线：protectTask 立项落地** | 新增 `App/task/protect_task.c/h`（**纯编排**，判据仍在 `App/algo/`）：20 ms 节拍三件事——① **L5-4 采样故障闭锁**：`adc_health_flags()` 电平位（TPAFE/STM32 stall + 序号倒退）命中 → `prot_elm_init()` 复位 + 本拍不 eval（stall 自愈自动恢复；锁存类事件位不闭锁——非"当前测量不可信"）；② **L5-1 定值校验和巡检**（每拍 `prot_set_selfcheck()`，31 项 sum32 开销可忽略；⚠ 与 104 定值写的竞态窗口 µs 级、同次写 seal 即清锁，如实登记，P4 定值持久化收口）；③ `prot_elm_run()` + 动作位图边沿日志（`[PROT]`，V0.1 无出口 → 动作 = 遥信 + 日志）。**线程契约收口**：`prot_elm_request_reset()`（单字标志，任意上下文）——104 YK11 在 iec104Task 落请求、下一拍 eval 头部消费，杜绝与 protectTask eval 竞态（`iec104_pts.c` 改走此口）；定值/元件初始化移入 `app_main_init`（内核前，phasor_init 之后）。**门禁（E-59 同款）**：`TASK_WD_PROTECT = 8` 入 `wd_required_mask()` 两分支（产品 `0xF7`→`0x1F7`、HW 层 `0xF5`→`0x1F5`，看门狗单测 39 断言同步）；栈 **512 words**，`stack_report.py` 实测静态最坏链 **872 B / 余 1176 B / 57%**；**FreeRTOS 堆 48→56 KB**（`.ioc` L1 参数 + `FreeRTOSConfig.h` 同步，CCM 75.3%→87.9% < 92% 门禁，`RAM预算台账.md` §6 登记配额 48→56 KB）。任务手写于 `Src/freertos.c` USER CODE 区（Normal，V0.1 无出口不需 AboveNormal；§2.2 表已注"1 ms/高"为 P2 瞬时值口径）。单测 +1（TC-PE-010 复归请求：不当拍生效、下一拍消费，滞回保持区可区分复位与否）→ prot_elm 28 用例全绿。`@build` 0 错 0 警（Code=204348，ZI +8,196 = 堆 +8 KB）；台架 `@test`（PROT 锚点 + `[STACK] protect` 水位 + 104 YX 联动）待做。§3.3 L3-1/3 注板端落地、§3.5 L5-4 置 ✅、§7 P1 里程碑更新 |
| 2026-10-12 | **B7 定值持久化 + 全局软压板 + 竞态收口（采集保护收尾任务卡）** | **定值模型增项** `PS_GLOBAL_EN`（全局软压板，枚举尾追加，编号不回收）；**原子写**：`prot_set_set_sealed()` 影子区拷贝→改→重封→**单字交换活跃区**（双缓冲 +124 B 静态），`prot_set_selfcheck()` 改 seqlock 式复核（封存和两读不一致 = 提交撞见 → 本轮跳过）——B5 登记的"104 写 vs 巡检"µs 级误锁窗口就此消除（§3.5 L5-1 注收口）。**持久化**：新增 `App/cfg/prot_set_store.c/h`（双端注册 + 模拟器豁免点名）——blob = magic`PSET`+版本+计数+值区+sum32 正/反码对（144 B），`/prot_set.bin` 走 `cfg_store_write_atomic`（临时文件+rename，掉电安全）；**写路径** = C_SE/YK12 执行段置脏 → iec104Task `dirty_peek` 投递 `SYS_EVT_PROT_SET_SAVE`（事件位 bit7）→ defaultTask（配置引擎属主）落盘，写失败脏回置 = 下轮重试；**装载** = storage_bring_up 在 STORAGE_READY 前整表原子 parse（损坏/越界/版本换代 → 拒绝保出厂默认 + 自检留痕 `prot set corrupt`；文件缺失 = 首启正常静默）。**YK12 转真**：`iec104_pts.c` 两段式（选择段校验 DPC、执行段 set_sealed），protectTask 下一拍读退出态 → 复位元件 + 停判据（`global plate OUT/IN` 边沿日志）；本地定值项 `comm_addr=0` 显式不可寻址（防 IOA=0 误命中）。单测：prot_set 63 断言（+33：软压板/原子写/脏握手/blob 往返/坏 magic/截断/坏版本/**伪造自洽越界**对抗样本）、iec104 94 断言（+7：YK12 两段转真/置脏/本地项 C_RD EVI）。`@build` 0 错 0 警（Code=205500 +1152 B，ZI +280 = 双缓冲+blob 缓冲，`ram_baseline` 已刷）。**台架腿完成（2026-10-12）**：`@test` PASS + PC 主站 `test/host/iec104_master.py --b7-pre` **21/21**（YK12 两段 OFF→0.05 A 低定值不动作 / ON→YX15·16 即动作，C_SE→C_RD 回读）、`--b7-post` **13/13**（**压板退出态跨复位保持**：开机日志 `global plate OUT -> protection disabled` + 低定值仍不动作、重启后 YK12 ON 联动在位）、`--b7-mark/--b7-check` **4/4+4/4**（**非默认定值 7.5 跨复位保持**，C_RD=7.500，与出厂默认可区分）；开机日志两次 `[CFG] prot set loaded (/prot_set.bin)`；证据 `docs/测试说明/boot_log_data/`（20261012_B7_* 两份） |
| 2026-10-12 | **B6 台架 `@test` 闭环复测（B4/B5 验收窗口，采集保护收尾任务卡）** | 首跑（HEAD `d3107f3`）**FAIL**：`protect task start` 锚点行字节级交错损坏（`st[art: cycle=220ms elm=70`，两次开机同形复现）= protectTask 启动行违反控制台写者注册前门控纪律（B5 台架腿未跑故未暴露，机理与实证见 `docs/子系统设计/控制台单写者日志设计说明.md` §11 2026-10-12 行）；其余 8 Required / 零 `[ERR]` / 锚点×1 / 回读一致全过。**修复** = 启动锚点行改 `dbg_console_writer_ready()` 首拍补打（adcTask 首帧门控同款，+16 B）。**复测 PASS**（B7 `1fe163b`+fix）：锚点行完好（+577 ms，attach 后）；**首采水位** `protect` 828/2048（free_min 1220，59%）、`iec104` 424/2560（83%）、新 56 KB 堆 free=17936 **min_ever=10000**（>3072 告警线零告警，**N-33 抬栈 min_ever 背书就绪**）；采样闭锁不误报。**PC 主站往返**：新增 `test/host/iec104_master.py`（纯标准库主站客户端）STARTDT→总召四组+actterm→C_SE 两段写临时压低 OC1 定值**确定性**触发 YX15·16 变位（COT=3）→恢复复归→YK11 两段正答→C_RD 读回 10.000，**18/18 PASS**（`d3107f3` 与 B7+fix 两版固件各一轮），串口侧 `[I104] accepted`/`[PROT] elm OC1-IA` 边沿/YK11 复位→UV-UA +10 s 重返联一致。证据 `docs/测试说明/boot_log_data/20261012_B6_*`（含缺陷复现 MISS 快照）。B5 行"台架 `@test` 待做"遗留**闭环**；B7 台架腿的 C_SE 写路径已随本窗验证（断电重启保持 + YK12→YX 仍待窗） |
| 2026-10-12 | **B8 频率测量层 + 过频/低频保护（L3-5，W1 任务卡）** | 新增 `App/algo/freq.c/h`（L2.5 测频：共轭乘积相位增量 + 解缠绕 + **自适应窗长** K_eff=round(8·Fs/(2·f̂))——定长窗受 20 点矩形窗**负序泄漏纹波**限制（实测最坏 0.317 Hz）、60 拍 Kay 复数和 0.197 Hz（交叉项和角不按 1/K² 衰减），自适应窗把窗长对齐纹波周期 fs/(2f) 整数倍 → **0.0101 Hz**；假值钳制带 35~65 Hz 与系统合理带分离（贴边钳制会非对称丢纹波半周 → 45 Hz 点 +0.16 Hz 偏置）；幅值门 <50 码 → valid=0 保持；UA→IA 优先级；`freq_run()` 挂 adcTask `phasor_run()` 后，心跳 `freq(hb)` 行）。**定值 32→40**：尾追加 OF/UF 8 项（51.0/49.0 Hz、dly 1000 ms、返回系数 0.99/1.01；全部本地项 `comm_addr=0`，参考逐项地址不在本仓库待对照）；`bad_mask`→`uint64_t`（TC-PS-011 断言 bit39 可指认）；**blob VER 1→2**（144→176 B；升级语义换代/损坏分流：旧档 → `prot_set_store_load()` **rc=2 换代** INFO ≠ **rc<0 真损坏** ERROR+自检，defaultTask 不误报）。**prot_elm 7→9**：`PE_OF`/`PE_UF` + `pe_cfg_t.src`（0=相量有效值 / 1=freq 测频；freq 无读数按方向填"必不启动"值，不整拍跳过）；OF/UF 暂无独立 YX 点，动作仅经 YX15 总聚合可见（独立分点 = B10 送检点表）；YC `0x401D` 频率点仍 QDS=IV（接真值 + 独立分点归 B10）。单测：`test/host/freq/` **46 断言**（J1 扫频 45~55 Hz ≤0.02 实测 0.0101 / J2 噪声 1% ≤0.10 实测 0.0160 / J3 启动收敛 ≤40 ms 实测 20 / J4 阶跃 50→51 ≤120 ms 实测 98——**精度优先于响应**显式取舍：98 ms ≪ OF/UF 动作延时定值默认 1000 ms / J5 浮空 valid=0 漂移 0.13 / J6 双跳变 60 ms 回 ±0.05；三代弯路推导写 `freq.c` 文件头防重蹈）+ prot_set **90**（+27：40 项/VER 2/64 位 bad_mask/旧档拒绝）+ prot_elm **47**（+OF/UF 滞回·方向隔离·测频接线）；回归 phasor 57 / iec104 94 无退化。`@build` 0 错 0 警（Code=207468）；RW_IRAM1 +632 B（73.3%→73.8%）、CCM 不变、Flash +2,244 B（21.6%）；**adcTask/protectTask 栈链不变**（freq_run 帧未进最坏链，无需抬栈）。§3.3 L3-5 置 ✅（软件侧）、§7 P2 更新；`freq-unit-test` 钩子登记（31→32） |
| 2026-10-12 | **B8 频率测量层 + 过频/低频保护（L3-5，W1 任务卡）** | 新增 `App/algo/freq.c/h`（测频与遥测快照测频：共轭乘积相位增量 + 解缠绕 + **自适应窗长** K_eff=round(8·Fs/(2·f̂))——定长窗受 20 点矩形窗**负序泄漏纹波**限制（实测最坏 0.317 Hz）、60 拍 Kay 复数和 0.197 Hz（交叉项和角不按 1/K² 衰减），自适应窗把窗长对齐纹波周期 fs/(2f) 整数倍 → **0.0101 Hz**；假值钳制带 35~65 Hz 与系统合理带分离（贴边钳制会非对称丢纹波半周 → 45 Hz 点 +0.16 Hz 偏置）；幅值门 <50 码 → valid=0 保持；UA→IA 优先级；`freq_run()` 挂 adcTask `phasor_run()` 后，心跳 `freq(hb)` 行）。**定值 32→40**：尾追加 OF/UF 8 项（51.0/49.0 Hz、dly 1000 ms、返回系数 0.99/1.01；全部本地项 `comm_addr=0`，参考逐项地址不在本仓库待对照）；`bad_mask`→`uint64_t`（TC-PS-011 断言 bit39 可指认）；**blob VER 1→2**（144→176 B；升级语义换代/损坏分流：旧档 → `prot_set_store_load()` **rc=2 换代** INFO ≠ **rc<0 真损坏** ERROR+自检，defaultTask 不误报）。**prot_elm 7→9**：`PE_OF`/`PE_UF` + `pe_cfg_t.src`（0=相量有效值 / 1=freq 测频；freq 无读数按方向填"必不启动"值，不整拍跳过）；OF/UF 暂无独立 YX 点，动作仅经 YX15 总聚合可见（独立分点 = B10 送检点表）；YC `0x401D` 频率点仍 QDS=IV（接真值 + 独立分点归 B10）。单测：`test/host/freq/` **46 断言**（J1 扫频 45~55 Hz ≤0.02 实测 0.0101 / J2 噪声 1% ≤0.10 实测 0.0160 / J3 启动收敛 ≤40 ms 实测 20 / J4 阶跃 50→51 ≤120 ms 实测 98——**精度优先于响应**显式取舍：98 ms ≪ OF/UF 动作延时定值默认 1000 ms / J5 浮空 valid=0 漂移 0.13 / J6 双跳变 60 ms 回 ±0.05；三代弯路推导写 `freq.c` 文件头防重蹈）+ prot_set **90**（+27：40 项/VER 2/64 位 bad_mask/旧档拒绝）+ prot_elm **47**（+OF/UF 滞回·方向隔离·测频接线）；回归 phasor 57 / iec104 94 无退化。`@build` 0 错 0 警（Code=207468）；RW_IRAM1 +632 B（73.3%→73.8%）、CCM 不变、Flash +2,244 B（21.6%）；**adcTask/protectTask 栈链不变**（freq_run 帧未进最坏链，无需抬栈）。§3.3 L3-5 置 ✅（软件侧）、§7 P2 更新；`freq-unit-test` 钩子登记（31→32） |
| 2026-10-12 | **B9 动作记录 + 时标 SOE（L4-4/L4-5，W1 任务卡）** | 新增 `App/log/soe_rec.c/h`（64 B 定长 SOE 记录纯编解码：类型 1~6 = 元件动作/复归、软压板投/退、采样数据块/恢复 + 元件号 + IV 位 + seq(u32) + CP56Time2a + epoch_s + value + sum8）与 `App/log/soe_store.c/h`（板端胶水：SPSC 无锁环 8 深惰性创建 + `soe_store_drain()` 挂 `syslog_drain()` 尾，defaultTask 唯一落盘写者）。**动作路径零 NAND I/O**：protectTask 只投递（post **禁 DBG**——曾把静态链从 872 垫到 1192 FAIL，丢弃计数留痕挪 drain 侧），**protectTask 静态链 872 B / 57% 改前后逐字节不变**（DoD 硬约束）。**104 自发单点改 M_SP_TB_1（type 30，带 CP56 时标）**——idx≥4 且时标有效；总召/周期上送保持 M_SP_NA_1 不变；主站工具 `iec104_master.py` 同步解析 type 1/30。单测 `test/host/soe/` **32 断言**（往返/截断/坏校验和/IV 位/seq 连续性）+ iec104 **94→97**（TB 编解码 + pts 自发选型 + IV）；`soe-unit-test` 钩子登记（32→33）。**台架腿**（sync 追平 B8/N33 后重跑，覆盖将被合并的代码）：`@test` PASS（锚点 `set=40 elm=9`、无 `[ERR]`）+ **顺带兜住 B8 板端面**（`freq(hb): f=0 valid=0` 浮空不发散、`prot set blob version change (ver=1 cnt=32), defaults in use` = 换代 INFO ≠ CORRUPT 实证）+ `--b7-pre` 21/21 / `--b7-post` 13/13 不回归 + 自发 YX M_SP_TB_1 带 ts（动作/复归/重启后联动三段）+ FTP 下载 `SOE.LOG` **56 条** `decode_soe.py` PASS（boot 段内 seq 严格 +1、CP56↔epoch UTC 交叉一致）。RAM：RW_IRAM1 +1,088 B（SPSC 环 512 + 静态 FIL 528 + 计数器，74.7%）；Flash +1,856 B。§3.4 L4-4/L4-5 置 ✅、§7 P4 更新；出口 L4-1~L4-3 仍 ⬜（V0.1 无出口硬件，R7 否定确认口径不变） |