wandering1
b46e44d92c
两份工作互锁（互相引用），故同一笔提交。 数据可信：全文按「五级台阶」重排（§1 全局 → §2 信度现状 → §3 M4 退出判据逐条 → §4 设计约束 → §5 任务卡 → §6 顺序 → §7 决策 → §8 风险 → §9 边界 → §10 关系）。 恢复 §2.2 量纲错配（该节此前被瘦身删掉，test/host/prot_dim 的两处引用一直悬空）； 新增 §2.7 与 §4.6：ADC 只验过直流静态标定，正弦动态波形一次也没采过——用信号发生 器在既有注入点注 ±2 V 以内的正弦即可验全周傅氏、测频、快照与削顶路由，不必往端子 加压、也不需要标准源。§6 手绘框图改 Mermaid。章节编号未重排：§2 / §4 / §7 / §10 被 App 与 test 的头注释当规范引用。 故障录波：用户裁定 2026-10-29 录波先行，三条口径——1 kHz（每周波 20 点）、8 路 电气量全录、一屏只画一路共 8 路可切换。新增设计说明（与产品需求 80 点/周波口径的 偏离显式登记；存原始码值而非工程量，绕开未标定闭锁与测频幅值门；四个所有者的跨 任务边界与三条并发陷阱；段文件字节布局；单通道回放显示契约；约 5.9 KB 静态增量 触发 R6）与卡片登记簿（数据面最小闭环 → 手动与保护启动触发 → 现场单通道回放页， 二期的 4 kHz、突变量启动、COMTRADE、104 文件传输不返工的结构约束写进设计文档）。 两张旧配图与一张新配图改由 tools/arch_diagram/ 的生成器产出，脚本与产物同笔提交。 代码一行未动：本波只交付文档与设计。
tools/arch_diagram/ — 架构图 SVG 生成器
用 Python 脚本精确生成架构类 SVG 图（分层、内存布局、协议帧、屏障等）， 产物放
docs/images/。用于"必须精确布局"的图；拓扑图（流程/时序/状态机）改用 Mermaid。
脚本一览
| 脚本 | 产物 | 用途 |
|---|---|---|
gen_arch_svg.py |
架构分层图 | 六层分层结构 |
gen_memory_svg.py |
内存布局图 | RAM / Flash 分区 |
gen_storage_stack_svg.py |
存储栈图 | FTL / dhara / FatFs 三层栈 |
gen_net_stack_svg.py |
网络栈图 | BSD 网络栈分层 |
gen_barrier_svg.py |
就绪屏障图 | Event Flags 屏障模型 |
gen_frame_svg.py |
协议帧格式图 | RemoDispBus 帧结构 |
gen_cfg_arch_svg.py |
配置引擎架构图 | 配置分层与持久化 |
gen_partition_svg.py |
分区图 | 存储分区 |
gen_watchdog_svg.py |
看门狗心跳模型图 | IWDG + 任务心跳位图（置位→判定→喂狗 + 时间轴） |
gen_adc_frontend_svg.py |
ADC 前端电路图 | 端子 → 串阻 → 转换节点 → 转换器引脚；含差分负端与 STM32 侧对照 |
gen_adc_code_scale_svg.py |
ADC 码值刻度图 | 「码」的直观定义：两片转换器的刻度尺对照（16 位双极性 vs 12 位单极性） |
使用方式
& '.venv\Scripts\python.exe' tools/arch_diagram/gen_memory_svg.py
产物统一输出到 docs/images/；脚本与生成的 .svg 一并提交。
⚠️ 约定
- 颜色/字体遵循
docs/架构设计/图形绘制流程.md的规范 - 中文用 SVG
<text>直接写（需注意字体族声明） - 改图改脚本再重跑，不手改 SVG（保证可复现）
相关文档
docs/架构设计/图形绘制流程.md— 配图规范、选型与检查清单