wandering1/STM32F4-Base
1
0
Fork 0
Code Issues 30 Pull Requests Actions Packages Projects 2 Releases Wiki Activity
930 Commits 3 Branches 0 Tags
fe4f0db01c0fa8d77fcd0f22fbeea303fe69742e
Commit Graph

11 Commits

Author SHA1 Message Date
wandering1 f48208f1c5 docs(配图): 生成器与产物清单并成一张唯一真值表，挂载列改由实测反推 
两张清单各自登记同一批生成器，2026-10-30 实测各漏各的：
`tools/arch_diagram/README.md`「脚本一览」21 行缺 5 个（adc_health 三张、
net_instability、net_pending），`docs/架构设计/图形绘制流程.md` 的三列表 18 行
缺 9 个（多出的还在 `docs/架构设计/图形绘制流程.md` §2.1 另立一张表登记例外面）。
同一条事实两处登记必然漂，现并成一张：

- 唯一真值表 = `tools/arch_diagram/README.md`「产物清单」：按图逐行，32 张入库
  `docs/images/*.svg` 全量（26 个本目录生成器 + refgraph 2 张 + 无生成器的手工
  级联框 2 张），列 = 图 / 生成器 / 这张图答什么 / 顶部数据区（改这里 → 重跑）/
  挂在（`文档:行号`）。
- `docs/架构设计/图形绘制流程.md` §二 的逐脚本表换成指针（只留选型判据与流程），
  §2.1 保留「钩子扫不到的图」的维护口径、去掉与主表重复的表。
- 级联框两张的绘制日期按 `git log --follow` 改对：原写「2026-10-26 手画」与 git 史
  不符，实测 2026-09-08 `891c9ef0` 入库、2026-09-11 `2429955d` 随配图规范收拢进
  `docs/images/`，此后未再改动。
- `docs/门禁说明/generated-fresh.md` §8 旧口径「加生成器 = `GENS` 加一项」对
  `docs-svg` 不实：该条目声明 `dir` + `pattern = gen_*.py`，实跑 `glob.glob` 现扫
  （`scripts/check_generated_fresh.py`:146-150 与 :452）→ 新增生成器自动进扫描面，
  要同批改的是产物清单不是门禁。已拆成「加新类别」与「`docs-svg` 不必登记」两条。
- 「挂在」列由扫描 `![]()` 反推，并跳过 ``` 围栏与行内反引号里的示例写法——
  `docs/文档规范.md`:83、`draw-diagram` SKILL.md:155、本文档 §3.1 第 5 步
  那三处是教学示例、不是真挂载，先前手写表时误计进去过。
- 三张零内嵌图（`内存布局_RAM.svg`、`引用关系图.svg`、`引用关系图_模块.svg`）
  在表里明写「零内嵌」并给出被文字提到的位置。

`draw-diagram` skill 的落库义务同批改指：§二第 6 步与验证清单都指向「产物清单」，
并写明「全仓只此一张逐脚本清单」，避免下一个人再另起第二张。

自查：`check_doc_links.py --sections-strict` 三篇 rc=0；`check_generated_fresh.py`
PASS（26 生成器 / 22 一致 / 4 存量基线）；`check_skill_size.py` 17 个 SKILL.md ok；
`check_mermaid.py --all` 31 文件 62 围栏新发 0；`check_bom_drift.py --all` 99 文件
无漂移；产物清单核对器（一次性，不入库）重写挂载列后复跑归零、再跑幂等。
纯文档与 skill 文案，未改任何生成器与代码，未 commit。
 2026-10-30 16:54:53 +08:00
wandering1 045ca7f688 docs(配图): 端到端链路鸟瞰进生成器体系，补大图碰撞审计判据 
把 archify 出的交互架构图落回仓内可复现形态，避免 docs/ 里出现「没有生成器的
SVG」：

- 新生成器 tools/arch_diagram/gen_arch_endtoend_svg.py → docs/images/架构总览_
  端到端链路.svg（42 框 / 37 边 / 5 条纵带，线型分数据·命令·屏障心跳三类）；
  数据全部内嵌在 .py 里（generated-fresh 只把单个 gen_*.py 拷进临时目录重跑，
  外部 JSON 输入会 rc≠0 假红），SVG 内不含时间戳/commit/绝对路径
- docs/架构设计/项目架构总览.md 新增 §1.3 挂图并写清与 §1 分层图的分工
  （那张答「谁在哪一层」，这张答「一条数据走到底穿过谁」；纵带只是列分组，
  依赖方向仍以 §1.1 表与 layer-deps 门禁为准），版本 v1.2 → v1.3
- 两处生成器清单登记：tools/arch_diagram/README.md 脚本一览、
  docs/架构设计/图形绘制流程.md 的选型表与产物对照表
- draw-diagram skill 新增 §三b（大图碰撞审计判据 + 两条几何纪律）+
  reference/svg-collision-audit.py（拷进 ci-artifacts 用，刻意不进 tools/）

本窗实测（都已写进 skill）：42 框 37 边的图缩略目检看着干净，解析式审计一眼
报出 23 条——边标签文字盒压到节点框会被后画的节点白底吃掉半个字（「串行执行」
渲染成「行执行」）；根因是同行两框走了「同轴加一段走廊」的通用规则，产出退化
四点折线，把标签落点推到第一半中点。修法：同轴且已对齐直接返回两点线，标签
落点改按总弧长取 50%。

零余量第二遍（用生成器自己的 Box/route/label_at 真值扫，框不膨胀不内缩）又抓到
两处近失：「TRGO 触发」「帧 B 下发」与相邻框只剩 0.7px / 1.5px，缩成「TRGO」
「帧 B」后最紧余量升到 3.5px；同一遍还纠正了审计器自己的错——`hi > y0` 误写成
`hi > x0` 凭空报 3 条穿框，差点重排三条边的走线，所以判据里加了「先验审计器
本身再信 0 条」。

自查：连跑两次产物 sha1 不变；scripts/check_generated_fresh.py rc=0（25 生成器
/ 21 一致 / 4 在只减不增基线内）；碰撞审计 rc=0（0 条）；生成器无 OVERFLOW；
doc-links --sections-strict 逐篇 rc=0；mermaid-syntax / nested-comment /
skill-size / bom-drift 无新发；改动文件字节体检干净；/keil-build 0 错 0 警。
 2026-10-30 15:59:24 +08:00
wandering1 6ffbb7d5b5 docs(测试说明): 交流动态验证轮次加四张导读图（两 SVG 生成器 + 两 Mermaid） 
§8 开头插「六轮速查卡」：3x2 面板，每轮注入信号缩略图数据驱动
（正弦 / 同峰值方波三角 / UA·UN 异相 / 扫频 / 负半周钉 0 / 谐波叠
加），一卡给接法、判据一句话、主读数出口，先立轮廓再进执行卡。

§8.5 插「为什么连取 10 行取中位数」概念图：左栏机理（定宽 20 拍
窗逐窗滑动 → 读数拍频跳），右栏操作（中位数 / 平均 / 真值三线
错位对照 + 毛刺行标注）——取数口径 4e4d597e 刚定，此图补原理。

§8.3 / §8.5 各加一张 Mermaid：接线拓扑（端接高阻、万用表并接、
单点共地、STM32 五路仅削顶轮支线）；单轮执行主干（采集链与偏差
两级决策、分诊虚线回环，汇于关输出填表）。

新增生成器 gen_ac_rounds_svg.py / gen_ac_median_svg.py（纯标准库、
OVERFLOW 预检归零、generated-fresh 自动在册），README 补两行台账。

验证：两产物连跑两次 sha1 不变；check_generated_fresh rc=0 无
DIFF / NEW、漂移基线不增；mermaid-syntax 2 围栏新发 0；headless
Chrome 截图回读三轮，修掉两类只有渲染才暴露的真错（正文 x 在卡
循环外算导致第 2、3 列叠进第 1 列；三角波闭式值域 −2..4 画越界
尖峰）。六文件 BOM / CR / U+FFFD 均零。

注：当前 check_doc_links --all 报 27 处，全属并发会话在改的产品
需求三份文档，与本笔无关、未触碰。
 2026-10-30 12:21:02 +08:00
wandering1 b49e226815 docs(配图): 菜单树总览改由生成器画，登记钩子扫不到的图 
- 新增 tools/arch_diagram/gen_menu_tree_svg.py → docs/images/菜单树总览
  .svg：43 节点 = 9 菜单 + 34 叶，30 已绑页 / 4 未绑 / 16 叶带密码门，
  最深 4 级；读数由脚本现算，不在文档里另抄一份
- 生成器内嵌 NODE_SRC（= ui_menu_tree.txt 的 43 行节点）：在仓库里跑会
  与真值逐行互验、不一致 exit 1；generated-fresh 在临时目录重跑读不到
  真值 → 用内嵌表，输出逐字节一致（实测临时目录产物同 sha256）
- 产品需求 §8.2 原先挂的是级联框显示几何图（画的是示例级联，从来不含
  整棵树的节点），换成这张树图，并删掉「该图仍是 42 节点时代所画」的
  补丁注
- 图形绘制流程新增 §2.1：登记 generated-fresh 扫不到的四张图 —— 两张
  tools/refgraph 产物（引用关系图 / _模块，不在 gen_*.py 命名面里）+
  两张手画稿（级联框总览、级联框几何计算）。钩子只扫
  tools/arch_diagram/gen_*.py，这些图改了不会有人报警；再多一张先说清
  为什么不能用生成器
- arch_diagram README 脚本一览加行
 2026-10-30 00:25:03 +08:00
wandering1 e71d623e60 docs(algo): 5.3 节补窗首下标的圆周图（三种写法对照） 
- 新增配图 采样环缓冲_窗首下标.svg：左侧 40 格圆环走一遍 head = 5、n = 20
  的「往回退 19 步」（跨过 0 与 39），右侧把直接减 / 16 位回绕后再取模 /
  先加 DEPTH 三种写法的结果并列，只有第三种落在 25。
- 与 5.2 的环形布局图分工：那张讲「窗在哪几格」，这张讲「下标怎么算出来」，
  不重复同一张图的语义。
- 生成器 gen_sample_ring_start_svg.py 顺带把 OVERFLOW 明细改到末尾统一打印
  （原先只在开头打，折行类告警只报计数、看不出是哪一条）。
- 门禁：doc-links --sections-strict 通过；id-check 新增行无未登记编号；
  generated-fresh 22 个生成器 17 一致、0 新漂移；产物连跑两次 sha1 不变。
 2026-10-29 17:28:48 +08:00
wandering1 c377fc8c15 docs(algo): 采样环缓冲补「为什么需要/设计思想」两节与两张配图 
- 采集与算法层设计说明第 5 节由单段说明拆成 5.1~5.5：为什么需要这一层
  （三个缺口 + 两个被否决的替代方案）、设计思想（五条不变量）、环内布局
  与 start 推导、API 契约、要点与禁令。
- 新增两张配图（生成器 + 产物同批提交）：
  采样环缓冲_为什么需要.svg —— 上游 1 kHz 覆盖写只交最新一帧 vs 下游
  20 点滑窗，缺口 19 点，以及三个消费者必须同源；
  采样环缓冲_环形布局.svg —— 40 格环里哪 20 格是本窗、写指针指「下一格」、
  回绕方向与三条设计不变量。
- 5.5 补一条「读者与写者必须同任务」，与故障录波设计说明的取窗竞态口径一致。
- 门禁：doc-links --sections-strict 通过（28 处章节引用全部可判定）；
  id-check 新增行无未登记编号；generated-fresh 21 个生成器 16 一致、0 新漂移。
 2026-10-29 17:15:48 +08:00
wandering1 d0e73d6553 docs: 录波立项波及的口径同步（索引、登记簿、需求与 UI 状态行） 
任务规划 README 顺序表：录波从「当前不排」移到独立行；动态波形验证让位给录波
数据面（段文件是现成的样本出口）。
登记簿：录波与 104 文件传输拆成两行，前者解除暂缓并指向新文档。
产品需求：立项未排行、录波文件存储行、文件传输行、录波采样率行补偏离登记指针。
UI：页面补齐规划第 26 叶与 UI补齐「不做」表改指故障录波立项，旧重开条件已满足。
短板评测记录链行、ADC前端注入验证流程的读数出口注、图形绘制流程与
tools/arch_diagram/README 的生成器清单同步。
 2026-10-29 13:19:12 +08:00
wandering1 2b4c0e97c2 docs: ADC 注入流程 §4 补码值刻度图 
§4 的「码」定义表只有文字与数字，台架现场容易把 TPAFE 的
152.59 µV 与 STM32 的 805.66 µV 混着用。新增一张刻度尺对照
图（docs/images/ADC码值刻度.svg），上下两把尺子分别标出
11430 码 ≈ 1.744 V 与 1000 码 ≈ 0.806 V，把"同一整数在两片
转换器上代表不同电压"变成可见的；正文补一句两把尺子差 5.3
倍、§9 每格必须写明所属通道。

生成器 tools/arch_diagram/gen_adc_code_scale_svg.py 沿用图形绘制
流程 §3.2 约定（纯标准库 / html.escape / newline="\n" /
ElementTree 自检 + 文字溢出预检）；码制与 LSB 数据集中在
PANELS 常量，换芯片才重画。已登记到 tools/arch_diagram/README.md
与 docs/架构设计/图形绘制流程.md 的生成器表 + 变更记录。

目检用无头 Chrome 截图完成（cairosvg 未装，截图不入库）。
 2026-10-27 17:25:51 +08:00
wandering1 9163a92d3b docs(adc): 前端拓扑改 SVG，③ 段定死 1:1（本板不是分压器） 
ASCII 拓扑图把 C44 / R32 画成挂在 ADC7 下的一根竖线，读起来像 2:1 分压，
恰是文档要否掉的结论。改为两个节点分开画的 SVG，并加 STM32 侧对照面板。

- 新增 tools/arch_diagram/gen_adc_frontend_svg.py →
  docs/images/ADC前端电路.svg（纯标准库 + 文字溢出预检 + 幂等重跑）
- docs/测试说明/ADC前端注入验证流程.md §2、docs/硬件平台/
  ADC通道映射说明.md §7.1 的 ASCII 图换成该 SVG
- ③ 段（AINn ↔ 转换器引脚）定死变比 1:1：ADCn 节点只有
  {串阻.2, 滤波 C, 转换器引脚}，无对地元件；"1k 到地"接在差分负端
- 305.18 / 1611.3 µV/码（读法 A）作废；数据可信.md §2.1 表改为
  引脚侧系数 152.59 / 805.66，卡 0 判据从"判别两种读法"降为
  "确认转换器 LSB 与逐通道映射"
- 顺带修 ADC通道映射说明.md §8 步骤 1 的 §5.1 自引用误判
  （文档名以 V0.0 开头被前缀规则误认，改写成全路径形式）

门禁：Keil 无关（纯文档 + 生成器）；check_ids --strict、
check_doc_links --all --sections-strict、pre-commit 全过。
 2026-10-27 17:08:56 +08:00
wandering1 0ac68605dd 看门狗 §3.2 流程图重绘为 SVG：任务置位→校验者判定→喂狗 + 时间轴 2026-10-01 06:35:57 +08:00
wandering1 39bd06adea 为自建代码目录补齐 README，建立目录级导航体系 
- 新增 26 份目录 README：App/(+log,task,util,protocol)、Drivers/BSP/(+8子系统)、
  Src/、Inc/、scripts/、tools/(+6子工具)、test/、MDK-ARM/、simulator/(+sim,tests)
- 每份含：定位、文件清单表、关键约束/陷阱、指向 docs 权威文档
- 第三方库与生成代码目录排除（CMSIS/HAL/Middlewares/Lib/SDL2）
- docs/文档规范.md 新增 §1.1b 代码目录 README 约定；根 README 目录结构加入说明
 2026-09-26 12:25:36 +08:00